光通訊封裝大轉場（五）：可拆卸光纖之爭，CPO 量產隱形的 gating——Teramount、Senko、Intel、ICON 各自怎麼解

3天前
讀畢需時 6 分鐘

CPO 的技術簡報裡通常會花 90% 的時間講 EIC-PIC 怎麼堆、grating coupler 怎麼設計、3D hybrid bonding 良率多漂亮。但實際進到資料中心 ops 的現場，運維工程師第一個問題很簡單：「光纖能不能換？」

這個問題聽起來蠢，但它是 CPO 量產真正的 gating。pluggable optics 之所以橫掃十年，最大優勢就是「壞了拔掉換一個」——故障率不論多低，hyperscaler 不能接受換一條光纖要拆整個 switch、送回 OSAT 重 bond。CPO 把光放進 ASIC package 之後，這個「serviceability」問題瞬間放大。

整個產業已經達成共識：fiber-to-chip 連接必須是 detachable。但「怎麼 detachable」沒有共識——Teramount、Senko、Intel、ICON Photonics 各自有方案，加上底層的 V-groove vs edge coupler vs grating coupler 三種光學路線之爭，這場 connector 標準戰會決定 CPO 在 2027–2028 之後能不能真正進入主流。

1. 為什麼 detachable 是 CPO 隱形 gating

先把痛點講清楚。一個 102.4T 級的 CPO switch 上面可能有 8–16 個 optical engine，每個 engine 需要拉出 16–64 條 fiber。整個 package 可能有上百到上千條 fiber 連接。在資料中心：

光纖會壞：pluggable 時代任何運維都知道，fiber connector 髒了、彎折半徑超標、機房搬遷碰撞，都會讓單條 fiber 失效
CPO package 不能拆：一旦 EIC-PIC hybrid bonding 完成、optical engine 焊在 substrate 上，整個 package 是一次性的——壞了只能換整個 multi-chip module
故障擴散風險：如果一條 fiber 故障導致整個 102.4T switch 下線，hyperscaler 每分鐘的損失以百萬計

沒有 detachable fiber 方案，CPO 永遠停在 pilot 階段。

這就是為什麼 Teramount、Senko、Intel、ICON 這幾家在 connector 領域的進展，比任何 EIC-PIC 堆疊新聞都重要。它們解的是 CPO 能不能離開實驗室的問題。

2. Teramount：用「兩段式光學介面」解 alignment

Teramount 的方案結構最完整，分四個元素：

Bump：在 PIC wafer 上加一個光學突起，靠 wafer-level process 製作，由 OSAT 端負責
Plug Fiber Connector：吃進來自 FAU 的光，把光路改向垂直
Mirrors：Bump 與 Plug Connector 內部各有 mirror，把 alignment tolerance 拉大 10 倍
Mechanical socket：機構件把 FAU 與 SiPh die 固定在一起，保證可拆卸

這個方案的精髓在「兩段式光學介面」。傳統 fiber-to-chip 是直接 butt coupling，alignment 必須 sub-micron 精度；Teramount 把光經過一次反射，加上 mirror 的容差設計，把 alignment 要求降到比較友善的範圍。對 CPO 量產很重要——量產線不可能逐顆做 active alignment。

優勢：wafer-level integration、容差大、能由 OSAT 在後段處理。

劣勢：垂直光路引入額外光學損失（mirror 反射效率不可能 100%）、整體 form factor 比直接 edge coupling 大一些。

3. Senko + Aerotech + Santec 聯盟：active alignment 進入量產線

Senko 走的路線完全相反。它不靠光學設計把容差拉大，而是用 active alignment 直接把對位精度推到極致。整個方案是三家合作：

Aerotech：6 軸超精密 motion stage 與 real-time control，做 sub-micron 對位
Santec：tunable laser、power meter、spectral monitoring，提供 closed-loop alignment 的 optical feedback
Senko：高精度 fiber array 與 ferrule，做為與 PIC 的機械介面

整套方案的能力規格：

橫向對位精度：±0.1–0.2μm
垂直對位精度：±0.1μm
角度對位精度：<0.1°
光耦合損失：與 state-of-the-art edge coupling 相當
重複性:sub-micron、production-grade

優勢：對位精度極高、耦合效率最佳、可重複（量產可控）。

劣勢：每顆 PIC 都要做 active alignment、cycle time 較長、需要昂貴的 motion stage 與 optical instrument 設備。這比較像「pilot 量產到中量產」的解法，而不是百萬顆級的解法。

4. Intel：用 chiplet 邏輯重新定義介面

Intel 的 OCI 方案把 fiber-to-chip 問題重新框架。Intel 不是設計一個「更好的 connector」，而是把 optical I/O 變成可拆卸的 chiplet 介面——光介面跟著 OCI chiplet 走，fiber attach 在 chiplet 上而不是直接在 ASIC die 上。

這個思路的優勢是解耦：光纖更換可以只動 OCI chiplet 不動 ASIC、ASIC 更新換代可以保留同樣的 fiber interface、不同客戶的 ASIC 可以接同一種 OCI。這對 Intel 來說也是商業模式——它賣的不是光纖連接器，是整個 chiplet。

優勢：架構解耦、未來升級彈性高、配合 UCIe 等 chiplet 標準。

劣勢：需要 ecosystem 採用，目前主要是 Intel 自家 platform 在用、其他 ASIC 廠商買單意願仍待驗證。

5. ICON Photonics 與其他玩家

ICON Photonics 是相對年輕的法國玩家，鎖定 detachable fiber-to-chip connector 這個利基市場。它的方案細節公開資訊較少，但被列為主要候選之一，跟 Teramount 在類似的設計空間競爭。

其他相關玩家：

MicroAlign：高精度多 fiber 主動對位，鎖定 quantum 應用
Diamond Photonics：alignment 與機械介面
Bay Photonics：英國 OSAT，做 quantum 相關 fiber attach

整個市場目前是「百花齊放」，沒有任何一家拿下 dominant share。這代表標準還沒鎖死，先進入量產的方案就可能變事實標準。

6. 底層光學路線之爭：V-groove vs Edge vs Grating

connector 設計之外，更底層的問題是「光從 fiber 進到 waveguide 走哪條路」。三種主流路線各有優勢：

維度	V-groove	Edge Coupler	Grating Coupler
機制	蝕刻 V 槽機械對位,配合 edge coupler 用	光纖端面對接 chip 邊緣 waveguide	grating 把光垂直繞射進 waveguide
耦合損失	取決於 coupler 設計,最佳 <1 dB	最佳 <1 dB	2–3 dB 起跳
頻寬	最寬（120 nm）	寬（<100 nm）	窄（20 nm,可改進）
對位容差	中等（1–5μm）	嚴格（<1μm）	寬鬆（最大 10μm）
偏振敏感度	取決於 coupler	可設計低敏感	1D grating 敏感、2D 較好
Wafer-level test 友善度	中	較困難	最友善
製造成本	低（passive alignment 量產）	高（需 facet 拋光）	中

從這張表可以看出三種路線各有勝場。TSMC COUPE 平台公開宣示「同時支援 grating 與 edge」就是因為兩種都有客戶——hyperscaler 偏好 grating（量產友善），高效能需求偏好 edge（低損失）。

V-groove 在 CPO 時代會持續演進：fiber pitch 從傳統 250–260μm 降到 127–130μm，每 mm 邊緣可容納的 fiber 數量翻倍。這直接決定 multi-Tb/s/mm bandwidth 能不能達到。早期 SiPh pluggable 用 4/8 條 fiber 就夠，800G 模組用 8/16 條，1.6T optical engine 跳到 16/32 條，CPO switch 邊緣可能需要 16–64 條 fiber 分多組 FAU——pitch 縮小是必經之路。

7. Photonic Wire Bonding：理論很美但還早

提一下 Photonic Wire Bonding（PWB），由 Vanguard Automation（Mycronic 旗下）與 Nanoscribe 推動，原理是用 two-photon polymerization 直接在 chip 之間「印」出光波導，讓光走過去。

理論優勢：

可以連接不同 die 之間（laser die 到 PIC、PIC 到 PIC、fiber 到 photodiode）
不需要嚴格 alignment（軟體調整列印路徑）
可同時做 nanostructure 與 prism

現實是這項技術主要還在研究機構。量產應用面臨幾個 open question：印出的 polymer 在熱與機械 stress 下能撐多久、材料相容性、印刷速度能不能跟得上量產 throughput。短中期內不會是 CPO 主流方案，但可能在 quantum 與 sensor 等高值低量市場找到第一個立足點。

8. Quantum 是另一個極端：耦合損失必須趨近於零

光通訊封裝講損失通常以 dB 為單位，1 dB 損失算可以接受。在量子封裝裡這個標準完全不同——每一個光子帶一個 qubit，丟掉就沒了，沒辦法 amplify 或恢復。

這對 fiber alignment 提出另一個層次的要求：

不能用 grating coupler（2–3 dB 損失太多）
passive edge coupling 的對位容差不夠
標準 telecom-grade fiber array 在單光子保真度與長期相位穩定上不合格

MicroAlign 的高精度多 fiber 主動對位方案、Diamond Photonics 的 color-center 量子發射器整合到 ultra-low-loss 平台，是兩個現在最主流的解法。市場小但戰略價值高——量子互連與量子網路（quantum repeater）長期都靠這條鏈。

9. 結論：connector 標準是 CPO 的隱形決勝點

回到開頭那句話：CPO 量產的隱形 gating，是 fiber 能不能換。

整個產業已經達成「必須 detachable」的共識，但「怎麼 detachable」還在競爭。Teramount 的兩段式光學介面、Senko 聯盟的 active alignment、Intel 的 chiplet 化、ICON 的法國方案——四條路線並存，加上 V-groove、edge、grating 三種底層光學路線的競爭，這場標準戰會在 2026–2028 慢慢分出結果。

對 hyperscaler 來說，這個選擇牽涉到資料中心 ops 的長期成本。對 ASIC 設計者來說，這個選擇必須在 chip-level layout 階段就鎖定，沒辦法事後改。對封裝供應鏈來說，這個選擇決定後段 packaging line 的設備投資方向。

整個 CPO 的技術討論裡，這條軸線經常被低估，因為它聽起來「太機構、太工程、不夠 sexy」。但歷史上每一次互連技術轉型——從 ISA 到 PCI、從 SCSI 到 SATA、從 RJ45 到 SFP——connector 標準的確立都是真正讓技術進入主流的關鍵。CPO 不會例外。