一串「OSFP 800G SR8」不是型號，是五個軸疊在一起。看懂封裝、速率、Reach、電接口、光源這五軸，你就能讀懂任何一顆光模組的規格，也能看懂為什麼同樣掛 800G、報價卻差三倍。文末附互動查詢器。

不再靠一直加雷射波長堆頻寬——華盛頓大學用微環調變器做相干 QAM，把單一波長塑到 320Gb/s，能效只要 0.69pJ/b。RAMZI 繞開 MRM 幅相耦合、時分複用熱調諧壓下溫度穩定的代價，在便宜的 45nm 矽光上把相干、低功耗、小面積一次做齊。

NVIDIA 這顆 32Gb/s 光接收機把靈敏度推到 -18.5dBm、能效壓到 0.416pJ/b，靠的是一個幾乎免費的招式：把軌對軌 TIA 輸出當成 DFE 的無雜訊判決，用不到 1mA 換 2dB 靈敏度。為什麼接收端靈敏度是整條光鏈路最值得投資的那一格？逐圖看懂。

NTT 用「薄膜」把 III-V 電吸收調變器的接面電容壓到 26fF，讓元件頻寬衝破 67GHz、系統能耗只要 0.75 pJ/bit。這篇 VLSI 2026 論文的價值，在於把短距光互連的頻寬與功耗兩大痛點拆開、用材料結構與封裝電路分別擊破。本文逐圖導讀全篇 11 張 Figure。

AI 的效能瓶頸早已不在算力，而在跨晶片、跨封裝的資料搬移。台積電在 VLSI 2026 用 3DFabric 平台給出答案：讓封裝本身成為擴展 AI 的載體。本文逐一拆解論文 19 張圖，從算力 48 倍、頻寬 34 倍到供電與散熱協同、EDA agent 化，看懂先進封裝為何是這場競賽的主戰場。

Marvell 用 3nm FinFET 把 212.5Gbps SerDes 推到 54.7dB reach 與 2.05pJ/bit，成為同速率下公開發表最遠也最省的一顆。過去要 reach 就得犧牲功耗的鐵律，被共享 PLL 加重度 DSP 等化打破。這對 1.6T 機櫃的線長與功耗預算，是一次結構性的鬆綽。

Intel 在 VLSI 2026 端出一整套可運作的矽光子微環 DWDM 收發機：16 波長、每波長 50Gb/s、單光纖 800Gb/s，全數 BER<1e-9，能效約 5.7pJ/b，並用開腔封裝把 22nm CMOS 直接疊到光子晶片上。本文逐圖拆解這顆從元件到系統的 CPO 參考設計。

直接偵測光接收機平常只用 PD 一端，NVIDIA 把浪費掉的陰極電流撿回來湊成差分 TIA，靈敏度提升約 √2。代價是 TIA 翻倍，換來的是整條鏈路的雷射功耗下降。VLSI 2026 C20.2 逐圖導讀。

CPO 簡報花 90% 講晶片，但運維只問一句：光纖能不能換？這就是 CPO 量產隱形的關卡。FAU 這個被動小件正上演四種耦合物理的路線之爭，十五家公司分頭卡位。誰現在賺、誰賭 2027、康寧 GlassBridge 會不會掀桌？

W2W Cu-Cu 混合鍵合第一次推到 450 nm 還守住高良率（2000 萬連結 98%/100%）。Applied Materials 揪出鍵合界面的 BTA 殘碳這個良率殺手，把界面化學、阻障、退火全部工程化。3D DRAM/HBM 的鋪路工程。

算力每年長 75%，餵資料的銅纜每年只長 20%——這條剪刀差就是 AI 基建的痛苦源頭。Winzer 用六張圖把「為什麼非走線性光學不可」的因果鏈補齊，結論很有稜角：這一代叢集的天花板，是 scale-up 那 1 公尺銅纜。

17、25、30、38、72 fs——六顆 312.5MHz 級時鐘的 datasheet 數字至少有兩個會騙你。過了接收端等化器後,它們的 TDECQ 幾乎一樣。真正的時鐘瓶頸,要到 448G/lane 才引爆。

玻璃要當先進封裝 interposer，第一關是把又深又直的 TGV 填滿好銅。東北大用無電鏀鏍種子＋化學電鏀＋HIP 退火，1 mm 厚玻璃直孔無空洞填滿、長出 >45 µm 超大晶粒。玻璃 TGV 的底層工程突破。

600mm 面板做 FOPLP 利用率高但組裝易翻曲。ASE 用「RDL 在 600mm 面板做、組裝在 300mm 面板做」的混合流程，拿到 7.1x productivity 又低風險，做出 3 層 RDL 5/8µm、±5µm 精度，過 3x/6x 回流。AI 封裝的務實面板路線。

CPO 量產卡在微透鏡 pick-and-place 與主動對位。AIST 把透鏡-反射鏡做成 opto-chiplet 在封膜時埋入、配 Optical RDL 導光，對位容忍度放大到 ±12 µm。把對位從組裝搬到封裝的一條路。

CoW 混合鍵合的良率先卡在初始鍵合波前角度。ASE 把角度調到 D 讓波從中心往邊緣有序推進，8×12×0.05mm 良率從 2.8% 暴衝到 99%，並在 102.4µm 翹曲超薄晶片、6µm 間距、organic 介面上一律 95–99%，大幅放寬 process window。

Qnity 用 BCB 乾膜把光波導做進 PCB 製程，導入門檻最低、損耗 0.07–0.11 dB/cm、過回流焊與高溫高濕。還誠實戲破「多模波導間距大就不串擾」的常見假設。板級光互連的甜蜜點在哪？

慷應用「蚊子法」一根針把光路畫進聚合物，靠漸變折射率核心避開界面散射，做出逼近材料極限的低損耗波導，還用流體力學突破針徑限制做 20 µm 細間距。聚合物波導路線的考題是什麼？

矽光子調變器被繞射極限鎖在 3,000～5,000 微米、60 GHz，餵不飽 AI 要的 3.2T。Marvell 用 plasmonics 把調變器壓進 10 微米、推到 1 THz，且能掛在既有矽光子製程後段量產。這是繞過繞射極限牆、延壽到 3.2T 以上最關鍵的一塊拼圖——但量產良率才是真正考題。

獨家整理 2026 年最新光通訊與 CPO 矽光子產業鏈全圖。從 EIC 設計、光電元件製造到光模塊與先進封測，一網打盡 NVIDIA、台積電等關鍵供應鏈與潛力新創，帶你掌握 AI 基礎建設的最強投資矩陣。