一篇看懂《PIC Magazine》2026 第二期:光通訊正在「半導體化」,三個被低估的真瓶頸
- 5月27日
- 讀畢需時 6 分鐘
這期《PIC Magazine》表面在談 AI 把光逼進機櫃核心,真正的隱藏主線只有一句話——光通訊正在用半導體的方法論重寫自己。測試要像 IC、製程要 foundry-aligned、材料整合要 wafer-scale、架構 scaling 要有自己的「定律」。整本最值得 STT 讀者花時間的不是又一輪「CPO 很重要」,而是它罕見地把測試、InP 供應鏈、後矽光子材料三個被市場忽略的真瓶頸攤開來講。

1、為何現在:卡住量產的不是光學設計,是「測試」
封面故事由 Marvell 的 Andrew Yick 執筆,論點很硬:光元件已經不再是可插拔模組,而是被焊進 XPU 封裝裡的東西。這帶來一個殘酷的製造經濟學——當一條光通道要等到 CPO-XPU 模組整顆組裝完才驗出壞掉,此時前面已經疊上大量矽的價值,一條壞通道可能讓整顆高價組件直接報廢。
問題不在量測精度,而在規模化的製造效率。傳統光學測試是低並行、客製化、單站、用分鐘計時的實驗室作法,撐得起實驗室與 pilot line,卻撐不起高通道數與量產。業界的解法是把測試「shift-left」——往前推到晶圓階段,建立 KGD(Known-Good-Die),並用 IC 等級的並行、自動化、ATE 平台來跑。文章給出一套 Insertion 1~5 的測試插入框架,從 PIC 晶圓篩選一路到系統盤,並點名實際設備組合:Teradyne UltraFLEXplus + Photon 100、Advantest V93000 EXA + MPI 探針台、Technoprobe 整合式光電探針卡。收尾一句很到位——「If it cannot be tested like an IC, it will not scale like one.」
這一篇是整本最被低估的。市場把目光全押在 CPO 的「光」,但真正可能跑出隱形贏家的,是光學測試這條賣鏟子的賽道。當光引擎被焊進封裝,「測試與對準」就從成本項變成良率與產能的咽喉。
這個「測試與對準是真瓶頸」的判斷,跟我們先前拆 Marvell 架構時看到的訊號一致,延伸脈絡可參考 突破 AI 記憶體與功耗雙重撞牆期:Marvell Photonic Fabric 如何重塑 Scale-Up 架構 與 法說精華:Marvell(MRVL)|FY26 Q4。
2、供應鏈:真正卡脖子的是 InP,不是矽
IDTechEx 的 Mika Takahashi 把整條供應鏈拆得很清楚,順手破了一個常見迷思:「矽光子 vs InP」是假對立。事實是 2026 年幾乎所有矽光子裝置裡都有一顆 InP 雷射,所以矽光子越紅,InP 需求不減反變——只是改變了 InP 需求的形態(往簡單的 CW 連續波雷射傾斜)。
幾個 STT 讀者該記住的硬事實:
銦約 70% 集中在中國(鋅的副產品),2025 年 4 月已被列入出口管制,目前是許可制、非全面禁運,但供應鏈的脆弱性已經寫在牆上。
InP 還停在 2/3/4 吋小晶圓、低良率、高成本;Coherent、SMART Photonics 正逐步往 6 吋推。
InP 供應高度垂直整合且 captive:Coherent、Lumentum 從晶圓到成品自己包,跟矽光子那種「TSMC/Tower/GlobalFoundries 代工 → OSAT」的分散模式完全不同。理由是 InP 磊晶有大量 know-how,逼著製造留在自家。
CPO 用的 ELS(外部光源)需要約 300mW+ 的高功率低噪雷射,遠高於矽光子常用的 70mW 級 CW 雷射,全球只有少數幾家做得出來。Lumentum 靠著潛艇電纜雷射的老底子成為關鍵玩家。NVIDIA 已對 Lumentum + Coherent 各砸 20 億、合計 40 億美元鎖定供應。
這條供應鏈最值錢的訊號,是 NVIDIA 40 億美元的下注方向。當 AI 鏟子王親自跑去鎖高功率 InP 雷射的長約,等於替「ELS/高功率低噪雷射」這個窄賽道蓋了章。另一條結構性線索是東南亞(尤其泰國)的模組組裝外移——eoptolink、Innolight 用泰國產地證規避美國關稅,這是供應鏈地圖的位移,不是短期消息。
這幾條我們都做過深拆:NVIDIA 的下注邏輯見 算力盡頭是「光」:NVIDIA 為何砸 40 億美元綁定光通訊雙雄;InP 為何是真瓶頸見 法說精華:Lumentum|JPM Fireside Chat — InP 才是真正的瓶頸 與 高頻光通訊材料轉折點:InP 基板擴產、稀土政策與 PD 封裝的三重挑戰。
3、材料與架構:三條「後矽光子」路線同場較勁
這期把三條下一代路線放在一起,剛好可以對照看。重點是它們解的是不同層的問題,不是互斥的零和賽局。
3-1、TFLN(薄膜鈮酸鋰)— Ligentec × UCSD
用 wafer bonding(晶圓鍵合) 把鈮酸鋰和低損耗 SiN 分開、各自在最佳溫度製程,再低溫鍵合在一起。痛點很明確:化學計量 SiN 要 LPCVD 高溫才能做到 0.2 dB/m 以下的低損耗,但鈮酸鋰 550°C 就開始劣化,加上鋰會污染 CMOS,monolithic 整合一直走不通。
真正的創新是 hybrid-mode:LN 完全不蝕刻,光模態靠下層 SiN 波導定義,需要時才垂直耦合進 LN,避開蝕刻對晶體與電光係數的傷害。成果是 110 GHz 調變器、VπL 3.8 V·cm、95% 晶圓鍵合良率。2026 年 1 月已和 X-FAB 簽下 industrialisation 合作,走 200mm 製程。
3-2、EO Polymer(電光聚合物)— Lightwave Logic
主打超大電光係數(數百 pm/V)、驅動電壓 <1V。文章用 OLED 當年靠封裝技術從實驗室走進量產來類比——EO polymer 的長期可靠度問題主要來自氧氣與濕氣,而非材料本質脆弱,搞懂失效機制後封裝就能解。核心賣點是相容現有矽光子 foundry 流程 + 進入 PDK,不要求重蓋產線,已在 200 Gbit/s lane rate 看到優勢。
3-3、DWDM「Slow and Wide」— Scintil Photonics
這篇是 STT 最該圈起來的一篇。2026 年 3 月 AMD、Broadcom、Meta、Microsoft、NVIDIA、OpenAI 六家組成聯盟(OCI MSA),為 scale-up 光互連定了規格:NRZ + 波長分波多工(WDM)。
核心觀念是別硬拉調變速率(PAM-4 那條路有延遲、功耗、發熱的代價),而是靠波長數量堆頻寬:4 → 8 → 16 → 32。每加一個波長,per-channel 電子不變、光纖不變,只有光源要 scale。文章把它類比成半導體史上的第三條 scaling law——Dennard scaling 給了頻率紅利、Moore's Law 給了電晶體成本紅利,而波長數透過異質整合給了光子自己的複利曲線。Scintil 用 SHIP 異質整合在 Tower 驗證,已做出 16 波長單晶片 DWDM 雷射。
別把這三條當「誰贏誰輸」。TFLN 與 EO Polymer 是「調變器材料」之爭,DWDM 是「架構」之爭,可以並存。但若要說哪一條「方向已定」,就是 slow-and-wide DWDM——六家最有份量的公司同時蓋章,在產業裡等於辯論結束,剩下只是 4→16 波長爬多快。對應的關鍵勝負手是多波長光源:誰能把「加下一個波長的邊際成本」壓下來,誰就拿到架構話語權。
這三條路線我們都有獨立拆解:TFLN 量產拐點見 OFC 2026 - TFLN 產業拐點成真:量產規模化與 1.6T/3.2T 佈署路徑;EO polymer 見 法說精華:Lightwave Logic(LWLG)|2026 Q1;DWDM 架構與六巨頭博弈見 OFC 2026 - AI/ML 互連新架構:CPO, NPO 與 OCI-MSA 的大廠博弈、NVIDIA 於 ISSCC 2026 投下的矽光子震撼彈:3D 堆疊與低延遲 DWDM 鏈路,以及 OFC2026 - 16 波長 800-Gbps 雙向矽光子互連技術 - Lightmatter。
4、其他值得一眼的新聞快訊
Eindhoven 動工全球首條 6 吋 InP 量產線:TNO 主導,PIXEurope 體系,歐洲晶片法案 €150M 加持;Coherent 也在德州與瑞典推 6 吋。歐洲想在光子搶位。
NVIDIA GTC 確認 Spectrum-X 走 CPO:COUPE 製程與 TSMC 合作,Vera Rubin Ultra、NVL576、Kyber NVL1152 開始把光子放進核心。
ELS 成 CPO scaling 關鍵:Sivers + O-Net + Enablence 合作開發 ELS 模組,把溫度敏感的雷射移離高熱處理單元。
量子帶動 PIC 市場:IDTechEx 估 2046 年量子用 PIC 達 126 億美元,材料往 SiN/TFLN/BaTiO3 走。
NIST 用 HCB(氫氧化物催化鍵合,源自 NASA) 做抗輻射、超高真空、低溫的光子封裝,鎖定量子、太空、核儀器。
3D 列印插頭簡化光纖耦合:海德堡大學用 plug-like 介面免主動對準,已驗證 17 埠神經形態光子處理器。
5、產業啟示:誰能壓低「下一次」的邊際成本,誰定義量產時代
把整本期刊收束成一句話:光通訊正在半導體化。
測試要像 IC(shift-left、KGD、ATE)、製程要 foundry-aligned(TFLN-on-SiN 走 200mm、EO polymer 進 PDK)、材料整合要 wafer-scale(晶圓鍵合、異質整合)、架構 scaling 要有自己的定律(波長數)。這四件事指向同一個結論——誰能把光子塞進現成的半導體基礎設施、誰能把「下一個波長」與「下一次測試」的邊際成本壓下來,誰就握有量產時代光通訊的定義權。
對 STT 讀者的 takeaway 很具體:除了盯著光模組與 CPO 的「光」,測試與對準(賣鏟子)、高功率 ELS 雷射(NVIDIA 已下注)、多波長光源(架構勝負手) 這三條上游窄賽道,是這期期刊真正幫你標出來的觀察線。延伸全局可參考 2026 AI 基建必看!光通訊與 CPO 產業鏈全圖。
本文為技術與產業趨勢導讀,不構成任何投資建議。


留言