技術文章分析 | Marvell 2.5D 異質整合：矽光子引擎與光收發器的進化之路

6天前
讀畢需時 3 分鐘

在光通訊的世界裡，我們正處於一個「速度飢渴」的年代。隨著 AI 算力與資料中心的需求噴發，傳統封裝技術已逐漸撞上物理牆。本次分析的論文來自 Marvell 團隊，詳細探討了如何透過 2.5D 異質整合（Heterogeneous Integration） 技術，將電子元件與矽光子（SiPh）引擎完美結合，解決高頻訊號損耗與功耗的產業痛點。

參考來源

標題：2.5D Heterogeneous Integration for Silicon Photonics Engines in Optical Transceivers
作者：Radhakrishnan Nagarajan (Fellow, IEEE), Liang Ding, Roberto Coccioli, et al.
發表單位：Marvell
發表平台：IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, VOL. 29, NO. 3, MAY/JUNE 2023

深度圖表分析

1. 整合架構的定義 (Fig. 1)

這張圖是理解整篇論文的基石。Marvell 遵循 IEEE 異質整合路線圖，將架構分為三類：

2D 整合：主動元件（DRV、TIA、DFB 激光器）側向排列在矽光子插槽（Interposer）上。
2.5D 整合：將上述 2D 光學組件與 DSP/ASIC 一起封裝在高品質的有機基板（Organic Substrate）上。
3D 整合：直接將光學組件堆疊在 DSP 之上。

2.5D 是目前的「甜蜜點」，兼顧了性能提升與製造可行性。

2. 模組進化與能效比 (Fig. 2, 3 & Table II)

這組數據展示了過去 20 年的驚人成就。

數據速率：從 2001 年的 1G 飆升到 2024 年預計的 3.2T CPO，增長了 3 個數量級。
能耗效率：每位元能量（Energy per bit）從 1000 pJ/bit 掉到 18 pJ/bit 。
痛點：雖然單位能效提升，但模組總功耗從 1W 增加到超過 50W（CPO 預估），這讓散熱包裝面臨極大壓力。

3. 封裝路徑與訊號完整性 (Fig. 4 & 5)

Marvell 模擬了三種場景：傳統 PCB 打線（Wire bond）、2D 光學整合後打線、以及全 TSV（矽穿孔）結構。

頻率響應：Fig. 5 清楚顯示，打線封裝在高頻處會出現劇烈的插入損耗（Insertion Loss）和諧振點。
TSV 優勢：採用 TSV 的 2.5D 結構展現了極其平穩的頻率響應（藍色實線），這對於 100 Gbaud 以上的類比頻寬至關重要。

4. 2D 整合細節與組裝 (Fig. 6 - 9)

展示了矽光子晶片作為中介層的實際樣貌。

精準對位：DFB 激光器被放置在蝕刻好的溝槽中，透過自動化設備（如 Amicra Nano）達到 +/- 5 UM的高精度對位。
熱阻表現：測得 300 um 長的 DFB 激光器附著在 SiPh 中介層上的熱阻為 60 +/- 2 degC/W 。

5. 2.5D 晶圓級製程 (Fig. 15 & 16)

這是商業化量產的核心技術。

Via-Last Process：Marvell 選擇在矽光子晶圓完成後，再從背面製作 TSV。這種「後製作」模式對供應鏈非常友好，因為目前大多數 OSAT（封測代工）廠都能提供成熟的 Via-last 服務，而不必受限於少數擁有 TSV 能力的矽光子晶圓廠。
RDL 與 C4 Bumps：透過重佈線層（RDL）和 C4 凸塊，實現光電引擎與有機基板的緊密連接。

6. 系統級驗證 (Fig. 19 - 21)

性能數據：在 53.125 Gbaud (106.25 Gbit/s) 速率下，測得 TDECQ 約為 2.0 dB，表現優於 IEEE 標準。
實戰演示：Fig. 21 展示了 16 個光模組與 12.8 Tbit/s 開關晶片（Teralynx 7）的整合方案。

結論：矽光子的「標準化」時代

Marvell 這篇論文不僅展示了技術高度，更指明了產業化路徑。透過 Via-last TSV 流程，將異質組件整合在矽光子中介層上，解決了高頻下的寄生功耗問題。這不僅是為了目前的 800G/1.6T 模組，更是通往 CPO（共封裝光學） 的必經之路。未來，光學與電子元件的界限將更模糊，而封裝技術將成為真正的效能分水嶺。