CPO 量產卡在微透鏡 pick-and-place 與主動對位。AIST 把透鏡-反射鏡做成 opto-chiplet 在封膜時埋入、配 Optical RDL 導光，對位容忍度放大到 ±12 µm。把對位從組裝搬到封裝的一條路。

Qnity 用 BCB 乾膜把光波導做進 PCB 製程，導入門檻最低、損耗 0.07–0.11 dB/cm、過回流焊與高溫高濕。還誠實戲破「多模波導間距大就不串擾」的常見假設。板級光互連的甜蜜點在哪？

慷應用「蚊子法」一根針把光路畫進聚合物，靠漸變折射率核心避開界面散射，做出逼近材料極限的低損耗波導，還用流體力學突破針徑限制做 20 µm 細間距。聚合物波導路線的考題是什麼？

DNP 把聚合物波導做到玻璃上 10 µm 間距，但重點是一條鐵律：高密度的代價要用折射率對比來付。Δ=2.3% 才能把 10 µm 串擾壓到 −32.3 dB。聚合物波導的競爭力藏在哪三個材料參數？

AIST × KYOCERA 把擱了多年的 AOP 概念第一次真的點亮：埋晶矽光子＋聚合物 ORDL＋3D 微反射鏡，112 Gbps PAM4、TDECQ 3.35 dB 過 IEEE 規格。聚合物光重佈線路線走到哪了？

KYOCERA 把 CPO 模組的低損耗耦合拆成三件事：面朝下散熱、曲面鏡、寬容差核心。耦合損耗砍半到 1.22 dB、容差 ±5 µm、0–70°C 無錯誤。評估耦合模組為什麼不能只看一個損耗數字？

雷射被踢出晶片後，那束 +20 dBm 的高功率光得有人接住。AIST 證明便宜玻璃環氧基板上的聚合物波導能勝任，六小時零衰退、溫升只有 4.4°C。這是封裝派 CPO 路線的一塊關鍵可行性背書。