技術文章分析｜聚合物波導扛住 +20 dBm 六小時：ELS-based CPO 缺的那塊「光重佈線」拼圖
- 22小时前
- 讀畢需時 5 分鐘
光通訊圈正在吵一件事：CPO 的雷射，到底該不該放進晶片裡。把雷射整合進矽光子晶片，密度最高、最性感；但雷射是整個系統裡最會壞的東西，把它埋進 GPU 旁邊的封裝裡，等於把最脆弱的零件放到最難維修的位置。於是另一派主張外部雷射（External Laser Source，ELS）——雷射放在晶片外面，壞了拔下來換就好。
但外部雷射有個沒人愛談的代價：你得想辦法，把一束 +20 dBm 等級的高功率光，從封裝邊緣搬到晶片中央的調變器。而這束光不能走矽波導——矽在高功率下會踩到雙光子吸收與自由載子吸收，超過 +20 dBm 就有燒毀風險。所以 ELS 路線真正缺的，是一條「扛得住高功率、又便宜、又能做光重佈線」的通道。
AIST（日本產業技術總合研究所）這篇發表在 Journal of Lightwave Technology（2025 年 5 月）的論文，就是在替這條通道做體檢。結論先講：做在便宜玻璃環氧基板（FR4）上的單模聚合物波導，吃 +20 dBm 連續波光六小時不衰退、溫升只有 4.4°C、CWDM4 四波長偏振消光比全數通過 OIF 規範。 對封裝派來說，這是一塊缺很久的拼圖被補上了。
1、這篇論文想解決什麼
一句話：ELS 的高功率光，直接灌進聚合物波導，到底撐不撐得住。
AIST 之前提過一個叫「主動光學封裝基板」（Active Optical Package，AOP）的概念——把矽光子裸晶埋進傳統玻璃環氧基板，再用聚合物微反射鏡與聚合物波導做三維光重佈線，把光從光纖節距（250 µm）轉換到晶片節距（30 µm 等級）。問題是，過去他們只在 +24.6 dBm 跑過初步測試，沒做每個波長的完整穩定度與可靠度評估，也沒量過 ELS 系統最關鍵的偏振消光比（PER）。這篇就是把這些坑一個一個補完。
2、關鍵圖表逐一拆解
這張圖展示了「八根波導長得幾乎一模一樣」
用直接雷射寫入（Direct Laser Writing，DLW）做出來的八根波導，核心尺寸標準差壓在 0.14 µm（寬）與 0.12 µm（高）。對量產來說，一致性比單顆數字漂亮更重要——這代表製程是可複製的，不是運氣好挑到一根。材料用的是日產化學（Nissan Chemical）的 SUNCONNECT，基板則是市售高 Tg 的 FR4。
這張圖展示了「偏振相依損耗壓得夠低」
PDL 是 ELS 系統的隱形殺手——光從光纖耦進晶片若兩個偏振態損耗不一，訊號品質就會劣化。八根波導全段 PDL <0.5 dB。值得注意的是，這次的最差值（約 0.5 dB，Waveguide #7）比他們上一篇單顆樣品的 0.25 dB 還差，作者誠實地把原因攤開：這次核心是不對稱的（寬 9 µm × 高 7 µm）而非上次的對稱方形（8×8 µm），加上這次量了八根所以看得到製程波動。這種「不藏短」的態度，反而讓數據更可信。
這張圖展示了「偏振消光比全數通過 OIF 門檻」
這是 ELS-based CPO 的及格線。OIF 對 3.2T CPO 模組要求 PER >10 dB，這篇四個波長的平均 PER 落在 25–26 dB，最差也有 21 dB——等於用兩倍以上的餘裕通過。對位參考是：把對位模組直接對接（不放波導）量到 37 dB，這是物理上限。換句話說，波導本身只吃掉約 11–15 dB 的偏振純度，仍遠在規範之上。
這張圖展示了「六小時高功率不衰退」——這是全篇的招牌
這是整篇論文的價值核心。他們刻意挑「最差情況」——把每個波長配給該波長下損耗最大的那根波導——再用古河電工（Furukawa）提供的 ELS 灌 +20 dBm 連續波光跑六小時。結果：輸入輸出高度線性、沒有額外損耗，輸出波動只在 ±0.3 dB（還主要來自手動對位誤差與 PDL，不是波導劣化）。換算波導內功率密度約 180 kW/cm²，雖然低於光纖的安全上限 250 kW/cm²，但已是實打實的高功率區間。
這張圖展示了「高功率下熱不是問題」
很多人對「聚合物」的第一反應是「會不會被光燒掉」。AIST 把 0.55 dB 的波導損耗全當成熱來算（最保守假設），模擬出溫升 4.9°C，實測 4.4°C，兩者對得上。基板熱參考用的是 Resonac 的 MCL-E-705G。4.4°C 對封裝來說幾乎是雜訊等級——這直接拆掉了「聚合物扛不住高功率」這個最常見的質疑。
3、最創新的兩個技術點
第一，把「高功率耐受」這件事，從矽搬到聚合物。 矽波導 >+20 dBm 會踩雙光子吸收與自由載子吸收，這是物理限制、繞不過去。AIST 的解法不是優化矽，而是換材料——用聚合物波導當高功率光的搬運工，把矽光子留給它最擅長的調變，讓兩種材料各做各擅長的事。
第二，用便宜的 FR4 玻璃環氧基板，而非昂貴的玻璃或矽中介層。 這是成本敘事的關鍵。聚合物波導 + DLW + FR4 這套組合，對應的是「用 PCB 等級的供應鏈做光重佈線」的可能性，而不是動用昂貴的半導體製程。對想壓低 CPO 封裝成本的人來說，這個方向比性能數字本身更有吸引力。
4、距離量產還有多遠？誰受益？
先說冷靜的部分。這是一次單機台、手動對位、butt-joint SMF、只跑六小時的概念可行性驗證。作者自己把 future work 列得很清楚：要上 PMF 光纖陣列改善耦合、要做長期可靠度測試、要真的跟矽光子整合。所以這篇的定位是「此路可行」，不是「明天就能出貨」。把它讀成量產就緒，會讀過頭。
但供應鏈訊號很明確。這是一條典型的日本國家隊打法：AIST（國家實驗室）出概念與驗證，日產化學出聚合物材料（SUNCONNECT），古河電工出 ELS，Resonac 出基板。每一環都有對應的上市/材料供應商在後面。對 STT 的讀者來說，這代表「封裝派 CPO」（把矽光子埋進基板 + 聚合物重佈線）這條路線，正在被一個完整的材料與元件生態系往前推——而它跟「矽光子原生整合」是兩種不同的賭注。
雷射被踢出晶片之後，光得有人接住。這篇論文說：那個人，可以是便宜基板上的一條聚合物波導。
5、結論宣判
這篇論文在技術史上的位置很單純：它不是突破性的新原理，而是一塊關鍵的可行性背書。它把「ELS-based CPO 需要高功率光重佈線層」這個需求，跟「便宜玻璃環氧基板上的聚合物波導能勝任」這個答案，用乾淨的數據對接起來。
對正在評估 CPO 封裝路線的人，這篇給了一個明確的參考點：如果你走外部雷射、走封裝整合，聚合物波導這條重佈線通道，在 +20 dBm 下是站得住的。剩下的問題不在「能不能」，而在「能不能規模化、能不能撐三年而不只是六小時」——而那，是下一篇論文的事。
留言