ECTC 2026 | AIST × KYOCERA | Demonstration of an Optical Packaged Substrate with Embedded Silicon Photonic Transceiver for High Performance Chiplet Packaging
- 4小时前
- 讀畢需時 5 分鐘
AIST 與 KYOCERA 在 ECTC 2026 把一個放了好幾年的概念——主動光學封裝基板（Active Optical Package，AOP）——第一次真的點亮了。他們把矽光子收發器晶片「埋進」有機基板，用聚合物光學重佈線層（Optical RDL，ORDL）加上一對微反射鏡，做出 PIC 矽波導與聚合物波導之間的 3D 垂直光路，再把間距轉換後導到基板邊緣的光連接器。最關鍵的是這次不是模擬、不是被動元件，而是真的跑了 112 Gbps（56 Gbaud）PAM4 主動傳輸，TDECQ 量到 3.35 dB，過 IEEE 400G／400G-FR4 的 ≤3.4 dB 門檻。一句話：AOP 從 PPT 走到了「會發光、會調變、訊號過關」的工程樣品。
1. 論文背景：把光學「埋進」基板的那條路線
這篇來自日本 AIST（產業技術總合研究所，Tsukuba）與 KYOCERA 的合作，發表於 2026 IEEE 第 76 屆 ECTC。CPO 要突破電氣互連的頻寬與能效天花板，最難的一關仍是封裝好的光子積體電路（PIC）與外部光纖之間的耦合。現行 CPO 多半用光纖直接黏到光栓耦合器，但受限於 127 µm 以上的光纖陣列間距，光學 I/O 密度上不去。
AIST 的解法不是改耦合器，而是改架構：把矽光子收發器晶片整顆埋進有機基板，光路靠聚合物 ORDL 與晶片上一對微反射鏡完成——下方雙錐鏡當 PIC 的垂直耦合器、上方 45° 鏡把光路彎 90° 接到聚合物波導。ORDL 順便做間距轉換、把訊號導到基板邊緣的光連接器；電氣則走上方 interposer 接 driver／TIA／xPU／記憶體，用傳統電氣封裝、短電氣走線完成 chiplet 組裝。
這條「聚合物光重佈線」路線，我們在 技術文章分析｜聚合物波導扛住 +20 dBm 六小時 與 用「扇出封裝」打 1.6T 光引擎：A*STAR 的低成本 CPO 解法 都談過——AIST 這篇是同一條路線「埋晶＋主動點亮」的里程碑版本。
2. 核心問題：把整篇論文濃縮成一句話
這篇論文要證明的是：把矽光子收發器埋進基板、用聚合物 ORDL 與微反射鏡構成 3D 光路的 AOP 架構，能不能真的主動傳輸、訊號品質過不過 IEEE 規格。
答案是肯定的——112 Gbps PAM4、TDECQ 3.35 dB，第一次完成 AOP 的主動操作示範。
3. 關鍵圖表逐一解析
3.1 這張圖展示了「光路怎麼在基板裡 3D 轉彎」
這張圖（Fig. 1、Fig. 2）是 AOP 的骨架。製程流程很關鍵：先在 PIC 預刻溝槽，用 UV 灰階微影做出下方雙錐鏡、镀反射金屬；把 PIC 埋進基板溝槽（UV 膠對齊表面高度）、透明樹脂平坦化；再依序鋪聚合物波導的下包層／核心／上包層，並用 UV 壓印（imprint）做出上方 45° 鏡（高約 40 µm）。壓印的模具用雙光子聚合（2PP）3D 列印在玻璃上做、可重複使用——把 2PP 的高精度與壓印的高產出結合起來。
重點在於：上方鏡用 step-and-repeat 壓印，靠晶片與模具的對位標記對齊，所以埋晶時不需要超高精度對位——這是讓製程可量產的關鍵設計。
3.2 這張圖展示了「它真的會發光、會調變」——TDECQ 3.35 dB
這張圖（Fig. 4）是主動傳輸的眼圖。CW 1310 nm 光從外部雷射經 ORDL 與 3D 光路進到基板內的 Mach-Zehnder 調變器，調變後再經微反射鏡與 ORDL 耦合到光纖，用取樣示波器看眼圖。56 Gbaud PAM4（112 Gbps）、套 64-tap FFE 後眼圖張開，TDECQ 量到 3.35 dB，過 IEEE 400G 與 400G-FR4 的 ≤3.4 dB。
這個數字的份量在於：它不是被動損耗量測，而是「埋進去的收發器真的在工作、而且訊號品質達標」——AOP 從概念變成可驗證的工程。
3.3 這張圖展示了「樣品長什麼樣」——多晶片 ORDL 佈線
這張圖（Fig. 3）是實際樣品：含 Tx 輸出、Rx 輸入、外部光源（ELS）輸入埠，部分為模擬佈線的 dummy 晶片，中央保留給電氣元件與 driver/TIA。每顆晶片一面長 3000 µm 的上方鏡，覆蓋單晶片所有光學 I/O。這證明 ORDL 佈線與多晶片配置可一起設計，朝 chiplet 等級的邊緣頻寬密度走。
4. 技術亮點
第一個亮點是「埋晶 + 3D 微反射鏡光路」這套架構第一次被主動點亮。把光學元件完全埋進基板，光路靠晶片上下兩面微反射鏡垂直導引，等於把光 I/O 密度從「光纖陣列間距」這個物理限制裡解放出來，同時電氣走傳統短走線封裝。
第二個亮點是製程的可量產取向：2PP 3D 列印做模具、UV 壓印量產微反射鏡、對位靠標記不靠高精度埋晶，把「光學微結構」變成可重複、可放大的製程。聚合物 ORDL 同時負責間距轉換與佈線到基板邊緣，把光連接器留在邊緣可拆。
5. 產業連結：離量產有多遠？誰受益？
距離：這是「架構主動驗證」階段——單一樣品點亮、訊號過 400G 規格，但離多通道滿載、可靠度驗證、良率還有距離。AIST 自己的後續引用也指向 1.6 Tb/s CWDM O/E 轉換器（ECOC 2024），方向是往更高聚合頻寬走。
受益者：最直接是聚合物 ORDL 與壓印／2PP 設備鏈；其次是想用「埋晶光學基板」做 chiplet 的封裝廠與 IDM——AOP 讓光 I/O 與電氣 chiplet 可以在同一基板用既有電氣封裝整合。要冷靜的是：聚合物波導的長期高溫高濕可靠度、ORDL 損耗、與多晶片良率，仍是這條路線要過的牆。
6. 總結
這篇論文該被記住的一句話是：AOP 不再是 PPT——AIST 與 KYOCERA 把埋晶矽光子加聚合物 ORDL 的 3D 光路真的點亮，112 Gbps PAM4、TDECQ 3.35 dB 過 IEEE 規格。 對追蹤 CPO 路線之爭的人，觀察點是：聚合物 ORDL 埋晶路線，正在從「被動損耗 demo」進到「主動傳輸達標」，下一個門檻是多通道、可靠度與良率。
參考資料
Fumi Nakamura, Akihiro Noriki, Kenta Suzuki, Satoshi Suda, Haruhiko Kuwatsuka (AIST) 與 KYOCERA, "Demonstration of an Optical Packaged Substrate with Embedded Silicon Photonic Transceiver for High Performance Chiplet Packaging," 2026 IEEE 76th ECTC.
National Institute of Advanced Industrial Science and Technology (AIST), Tsukuba, Japan；KYOCERA Corporation, Kyoto, Japan
相關閱讀
技術文章分析｜聚合物波導扛住 +20 dBm 六小時：聚合物光重佈線路線的另一塊拼圖
用「扇出封裝」打 1.6T 光引擎：A*STAR 的低成本 CPO 解法：另一種把光學整進封裝的低成本思路
留言