Intel 在 VLSI 2026 端出一整套可運作的矽光子微環 DWDM 收發機：16 波長、每波長 50Gb/s、單光纖 800Gb/s，全數 BER<1e-9，能效約 5.7pJ/b，並用開腔封裝把 22nm CMOS 直接疊到光子晶片上。本文逐圖拆解這顆從元件到系統的 CPO 參考設計。

CPO 簡報花 90% 講晶片，但運維只問一句：光纖能不能換？這就是 CPO 量產隱形的關卡。FAU 這個被動小件正上演四種耦合物理的路線之爭，十五家公司分頭卡位。誰現在賺、誰賭 2027、康寧 GlassBridge 會不會掀桌？

GlassBridge 不是連接器，是康寧玻璃材料霸權的第二次出手。它瞄準 CPO 成本佔 60% 到 70% 的光纖耦合與 FAU 環節，破壞力真實存在，但卡在商業關、不是技術關。為什麼這會先燒估值、再燒基本面？

CPO 量產卡在微透鏡 pick-and-place 與主動對位。AIST 把透鏡-反射鏡做成 opto-chiplet 在封膜時埋入、配 Optical RDL 導光，對位容忍度放大到 ±12 µm。把對位從組裝搬到封裝的一條路。

Qnity 用 BCB 乾膜把光波導做進 PCB 製程，導入門檻最低、損耗 0.07–0.11 dB/cm、過回流焊與高溫高濕。還誠實戲破「多模波導間距大就不串擾」的常見假設。板級光互連的甜蜜點在哪？

慷應用「蚊子法」一根針把光路畫進聚合物，靠漸變折射率核心避開界面散射，做出逼近材料極限的低損耗波導，還用流體力學突破針徑限制做 20 µm 細間距。聚合物波導路線的考題是什麼？

矽調變器卡在 50–60 GHz 的 RC 牆。Nokia Bell Labs 用 TFLN 調變器＋商用驅動 IC 覆晶混合整合，做出第一個 CPO 發射器：Vπ·L 2.3 V·cm、EO >45 GHz。耦合損耗與散熱是下一關。

DNP 把聚合物波導做到玻璃上 10 µm 間距，但重點是一條鐵律：高密度的代價要用折射率對比來付。Δ=2.3% 才能把 10 µm 串擾壓到 −32.3 dB。聚合物波導的競爭力藏在哪三個材料參數？

AIST × KYOCERA 把擱了多年的 AOP 概念第一次真的點亮：埋晶矽光子＋聚合物 ORDL＋3D 微反射鏡，112 Gbps PAM4、TDECQ 3.35 dB 過 IEEE 規格。聚合物光重佈線路線走到哪了？

CPO 可拆光連接器的「低損耗 × 被動 × 耐高功率 × 可拆」四個要求一直難同時成立。GF×Corning 在 ECTC 2026 第一次一起做到：<1.5 dB/facet、280 mW、全被動對位。foundry 矽光子＋玻璃連接器的組合拳。

KYOCERA 把 CPO 模組的低損耗耦合拆成三件事：面朝下散熱、曲面鏡、寬容差核心。耦合損耗砍半到 1.22 dB、容差 ±5 µm、0–70°C 無錯誤。評估耦合模組為什麼不能只看一個損耗數字？

Sumitomo 用準直鏡把光束擴到 32 µm，一招同時解兩個光耦合殺手：3 µm 對位只掛 0.2 dB、25→80°C 位移 <0.34 µm。玻璃波導基板上的 PIC 覆晶耦合，為什麼擴束是關鍵？

Intel 這篇 ECTC 2026 把 CPO 可拆卸連接器從柔性光纖陣列換成剛性玻璃耦合器，重點不是更低損耗，是把光纖對位從「現場手藝」變成「製程鎖死、可量產、可追溯」。為什麼可拆卸連接器是 CPO 放量前最後幾道牆之一？

Corning 這篇 ECTC 2026 論文表面在講玻璃光波導低損耗，真正的護城河卻是材料：篩過 200 種配方、別人複製不來的超低擴散玻璃。為什麼熱可靠度才是 CPO 量產的隱形高牆？玻璃基板憑什麼正面挑戰矽中介層？

矽光子聲量蓋過 VCSEL，但 Intel 用 0.9 pJ/b 的 108G PAM4 證明：在短距、低功耗的 CPO 場景，VCSEL 仍是被低估的省電路線。本文逐段、逐圖讀完這篇 CICC 2026 論文，並點出 VCSEL CPO 要量產還差的三哩路：等化、封裝、熱。

黃仁勳宣告「運算被拆解」，Matt Murphy 補上那張缺的物理時刻表：AI 的下一個瓶頸是連接，而決勝點是一道正在移進機架的銅牆。頻寬每翻一倍、銅距離砍半，到 400G/lane 銅連一個機架都接不滿，CPO 就被物理逼著從 PPT 變成出貨。

這場 GTC Taipei 的主角不是 Vera Rubin，是黃仁勳給「運算」下的新定義：agentic AI 是一台被徹底拆開的電腦。一旦運算被拆散，把它縫回來的光連接就從成本項變成收入的關鍵路徑。真正的訊號，藏在那句「每瓦就是收入」裡。