2026 OCP APAC Summit | Ayar Labs | Mark Wade | 需求要 10 倍、供給只給 2 倍：光互連被推上場的那道 5 倍缺口

6天前
讀畢需時 8 分鐘

Ayar Labs 執行長 Mark Wade 在 OCP APAC 這場演講，沒有花時間論證「光比銅好」。他上來就丟一組算術：token 需求若每年 10 倍成長，而新增電力每年只有 1.4 倍、單顆矽的效能提升也只有 1.4 倍，兩者相乘是 2 倍——中間那道每年 5 倍、逐年複利放大的缺口，只能靠系統架構補。光互連在這個框架裡不是「更好的線」，而是唯一能讓機櫃架構重新設計的變數。

而這場演講真正該被記住的一句不是 CPO，是：當機箱對外的高速連線全部變成光，採用單位就從「一整櫃」降到「一個機箱」。這句話決定台灣供應鏈接下來三年在哪一層賺錢。

1. 先看那道 5 倍缺口

Wade 給的現況數字是：全球每月 token 產出量已來到約 35 quadrillion（3.5 京），過去兩年成長約 160 倍。這個量體不是聊天機器人堆出來的——他明講「不再只是你我對 ChatGPT 發一則訊息、拿一則回覆」，而是 agent 堆出來的。

接著他做了多數 keynote 不敢做的事：把供給側攤開來算。

項目: Token 需求（情境假設）；年成長: 10x／年，四年累積 10,000x

項目: 美國 AI 資料中心新增電力；年成長: 約 1.4x／年

項目: GPU／加速器矽本身的效能與吞吐；年成長: 約 1.4x／年

項目: 供給側合計；年成長: 約 2x／年

項目: 缺口；年成長: 約 5x／年，逐年複利

他自己承認 10x 那條線「不是一個有信心的預測」，只是把「要撐住這種成長需要什麼」的條件攤開。但重點不在那條線準不準，而在於分母端的兩個 1.4 倍有物理上限：電力擴建受電網與土地限制，單顆矽的提升受製程與功耗牆限制。這兩個數字短期內不會突然變 3 倍。

所以缺口只能從第三個地方補：架構。光互連被推上場不是因為它性感，是因為別的路都被封死了。

2. Agentic 把一份工作負載拆成四塊

Wade 把 agentic workload 切成兩半，這個切法值得記下來。

推理側跑在 GPU／加速器上，內部已經裂成 prefill（compute-bound） 與 decode（memory-bound） 兩塊，硬體特化已經在發生。工具呼叫側跑編譯過的程式碼、吃通用 CPU，行為更像 CPU 在記憶體與儲存之間搬東西。

一個 agent 任務會把這個迴圈跑上數百到數千次。這是 token 產量暴衝的機制來源，也是為什麼 OCP 現場開始出現專門的 CPU 機櫃——我們在 AMD 那場 keynote 的拆解裡看到同一個訊號：CPU 對 GPU 配比正從 1:4 往 1:1 收斂。

一旦承認工作負載裂成四塊、且每塊都想要專屬硬體，你就被迫走向 composable system：不同機箱各自最佳化，再用高效能互連接起來。而「接起來」這件事在銅的世界做不到——推論在這裡閉環。

3. 光的價值不是省電，是把整條權衡曲線抬起來

Wade 秀的系統模型圖，兩個軸比圖本身重要：

X 軸：interactivity（tokens／秒／user），而 user 越來越是 agent。他特別強調——人類受閱讀速度限制，能消化的 token 有上限；agent 沒有上限，硬體吐多快它就吃多快。越往右越好。
Y 軸：固定功耗下的吞吐量。因為新增電力是最硬的天花板。

關鍵是：對一個給定架構，你只能沿著那條線滑動——要更高互動性就得犧牲吞吐，反之亦然。你被鎖在線上。

光互連做的事是換一條線：以電連接的 128 GPU scale-up domain 為基準，把光直接從 XPU 拉進 scale-up fabric，曲線整條往右上跳一次；再把光連接的記憶體與儲存 appliance 掛進來，再跳一次。他的用詞是 step changes in multiples，不是 incremental gains。

這跟 Astera Labs 在同場的說法是同一件事的兩種講法：光的價值不在單位能耗數字漂亮，而在它把 pod 的物理邊界解開，讓拓撲與 radix 有重新設計的空間。

4. 最該被記住的一句：採用單位從機櫃降到機箱

今天機櫃內是電連接，而電連接有頻寬－距離的硬性權衡。這個權衡逼出一整條連鎖：元件必須擠在一起 → 單櫃功率密度飆高 → 機箱、散熱、機櫃設計全部變得昂貴且客製 → 機房電力與冷卻被拉到極限 → 最後只有少數幾家能整套做完，供應鏈變成封閉、被綁定的專有體系。

Wade 把這條因果鏈講得很直白，然後給替代路徑：把機箱對外的所有高速連線都換成光。做到這件事，「採用單位」就從「一整套機櫃級系統」降到「一個機箱」——他的原話是，我的簡單性單位變成「我要把一堆機箱接起來」。

份量遠大於它聽起來的樣子。買方不必一次吞下整櫃專有設計，可以混搭不同供應商的機箱；機箱內的散熱與供電可以各自最佳化，不必為了遷就電訊號距離把所有東西塞在一起；而 GPU、加速器、交換機、記憶體／儲存可以共用同一個物理框架——Wade 明講那張機箱參考設計「不是只能配 GPU」，光連接從機箱底部出來這件事對四種裝置都成立。

這正是 OCP 存在的意義：把封閉的東西打開。光互連進機箱，跟 OCP 的 mission 對得非常齊。

5. 硬證據：緯穎的機箱、世芯的後段、COUPE 的前段

Wade 台上秀的是真實硬體照片，不是 render。三個台灣夥伴各站一段。

緯穎（Wiwynn）——機箱與機櫃。 2026 年 3 月已公開的合作。公開資料顯示這是 L10 機箱／L11 機櫃，整合 CPO 與液冷，單櫃最多支援 32 個運算 tray、64 顆 AI ASIC，一個 16 櫃叢集可支撐 1,024 顆以上加速器。Wade 現場點名這套設計已進到 ORv3 型式的機櫃概念，並說今年下半年到明年會持續公開展示。

世芯（Alchip）——後段 ASIC 整合。 當光引擎能在高量 CMOS 產線穩定生產，接下來就要送進各種後段 ASIC 整合服務，客戶才有可架構的方案。兩家已展示過業界第一個基於 TSMC COUPE 的光連接方案。

台積電 COUPE——前段光引擎。 這裡有個容易被忽略的重點：Wade 認為 COUPE 最大的貢獻不是製程本身，而是它定義出一組事實上的光引擎級物理介面。一旦這組介面從晶圓廠端穩定下來，下游連接器廠、組裝廠、封測廠才有穩定靶心可瞄，才敢投產能。

這一段跟台積電在同場的 3DIC 演講完全咬合：先進封裝正在變成 AI 算力的守門人，而 signaling 會交給光。

6. CPO 的定義正在鬆綁

產業對「密集封裝光學」的講法一年換三次，CPO、NPO、XPO 定義互相打架。Wade 給了一個目前最乾淨的定義，他說來自 Google 的一位同業：

把 co-packaged optics 想成「光引擎被組裝到一片基板上」，然後你想把那片基板放哪就放哪。

這個定義把「技術」和「形式因子」解耦了。Ayar Labs 自我定位是高效能光引擎的設計者與製造者——是的，他們重點跟 lead customer 把光引擎直接整進 GPU 與加速器封裝，但同一顆光引擎也可以做成板上的 NPO 模組、放進 interposer（他們幾年前做過），或做成高密度可插拔方案；Wade 自己點名這跟同場 Arista 展示的 XPO是類似思路。

對台灣供應鏈，這是很重要的訊號：「CPO 贏、可插拔死」這種二元敘事是錯的。真正在發生的是光引擎標準化、封裝形式多元化。做連接器、FAU、光纖陣列、基板的廠商，服務的是同一顆光引擎的多種殼。

至於光源，Wade 把 external laser sourcing 跟緊密整合的光引擎並列為「可量產 CPO 的可行路徑」。這一關為什麼是最脆弱的環節，我們在 CPO 最脆弱的一環，是那顆雷射拆過：矽的原罪是不會發光，而雷射最怕熱卻被要求靠近發熱源。

7. 標準卡位：三張桌子都坐了

Wade 花一整張投影片講「哪裡該標準化、哪裡不該」，這是判斷一家 CPO 公司是否認真要量產的最好指標。

協定層上，他們是 NVLink Fusion 的光學夥伴，同時也看 Ethernet、ESUN 與 UALink over Ethernet；他在台上直接向前一場的 NVIDIA Gilad Shainer 致意，說客戶可以換不同的光連接、仍然吃得到那套協定生態（對照我們寫過的 Gilad Shainer 的 open networking keynote）。die-to-die 走 UCIe。光引擎層押 OCI MSA——2026 年 3 月由 AMD、Broadcom、Meta、Microsoft、NVIDIA、OpenAI 六家創始成員發起的光學 scale-up 規格聯盟，目標把單通道推向 3.2 Tb/s。光連接器則一律用業界標準品，原則毫不含糊：要讓機箱能放量，就要盡可能用現成標準元件。

一家新創同時坐進 NVLink Fusion 與 OCI MSA、押 TSMC COUPE、用標準連接器，訊息只有一個：他們賭「開放介面 + 多元形式因子」會贏過「單一封閉方案」。

8. slow and wide 到底多慢多寬

Q&A 只有一題，含金量很高。有人問：AI 推論要求極低延遲，slow and wide 是不是更適合？

Wade 先修正前提：這個詞被講爛了，有人一路講到單通道 1 Gbps。Ayar Labs 講的 slow and wide 是每波長 50 到 100 Gbps 的 NRZ。

然後給了完整的延遲拆解——低延遲來自三處：die-to-die 互連本身要低延遲；高速資料路徑的序列化要低延遲；光鏈路要跑在良好的原生錯誤率區間，這樣才能用輕量、低延遲的錯誤更正架構，而不是背上重型 FEC 的延遲代價。

這就是選 NRZ 而非 PAM-4 的核心理由：NRZ 原生 BER 好很多，可大幅簡化整個 error correction 架構。在 scale-up 這種延遲敏感的網路裡，FEC 的延遲比每通道多幾 Gbps 重要得多。 對台灣做 DSP、TIA／driver、測試的廠商，這是實質訊號：scale-up 光互連的規格取捨方向，正在跟 scale-out 可插拔長年追求「每 lane 速率極大化」的方向分岔。

9. 反面論點：如果「銅與光是偽命題」才是對的

要公平：同一場 summit 上，SemiAnalysis 的 Dan Nishball 把 scale-up 的銅光之爭稱為偽命題——真正的拐點是 HBM 降規把預算釋放到 scale-up 網路，結果是銅守櫃內、光補跨櫃，兩邊一起被推上量。

這跟 Wade 的敘事不完全衝突，但它會改變時間軸。若銅在櫃內還能撐兩三代，「採用單位降到機箱」就會延後，所有押注 CPO 在 2027 放量的供應鏈都得先經歷一段估值與出貨脫節的難受期。

另外三個 Wade 自己沒有迴避的風險：熱管理（光引擎進到封裝旁，雷射可靠度天花板被壓低）、良率（光引擎的 attach yield 是共同痛點，Arista 的 Bechtolsheim 在同場對 CPO 的唯一質疑正是這點）、可維修性（可插拔壞了換模組，CPO 壞了賠的是整顆封裝）。最後這一關沒解，超大規模客戶不會把整櫃身家押上去。

所以我的判讀是：方向判斷幾乎沒有爭議，時程判斷才是變數。 Wade 自己在其他場合也把 CPO scale-up 的放量指向 2028–2029，而不是明年。