2026 OCP APAC Summit | Lightmatter | Bijan Nowroozi | 一半的算力在等網路：CPO 從專有走向開放，Q4 就要交規格

4天前
讀畢需時 8 分鐘

Lightmatter 生態系發展負責人 Bijan Nowroozi 這場只丟一個數字：訓練叢集的 Model FLOPS Utilization（MFU）只有 38–43%，換句話說，任一時刻有一半以上的 XPU 在空等。這不是排程沒調好，是互連跟不上。
兩堵牆同時往內擠。晶片端 Rent's Rule 讓運算隨面積平方成長、可用頻寬只隨邊長線性成長，HBM 還把邊長吃掉；鏈路端 448G PAM4 把銅的無中繼可用距離從 112G 時代的 2 公尺壓到 25 公分。
真正的新聞不是「CPO 可不可行」——2.6M 小時 MTBF 已經在超大規模廠量產驗證過——而是所有可行的實作全是專有的。8 月 13 日 OCP 正式把 Open Silicon Photonics for AI Systems 立成工作流，19 家公司、約 300 頁白皮書，第一版規格 Q4 2026 送出。
目標值寫得很白：單層 domain 從 72 拉到 1,024+ XPU、MFU 拉到 55–65%、低於 5 pJ/bit、網路功耗佔比從約 31% 壓到 15%。
對台廠的意義：FIT、QCT、GUC 已經在名單上，但坐的是製造與設計服務的位子。這份白皮書真正開出來的新料號，是被動光學基礎設施——faceplate、ODF、光纖走線槽、外置雷射（ELS）機箱。這是連接器與機構廠少數還能從零卡位的一段。

1. 先看那個讓人不舒服的數字：38–43%

Nowroozi 開場就把「為什麼需要光」這一整段跳過。他的原話是「假設你們已經想清楚了」，直接進到問題本身：為什麼不能只是繼續加算力？

答案是 MFU。他引用的是 Llama 訓練系統的公開論文數據，MFU 落在 38–43%。這個指標的定義很殘忍——它是「實際達成的浮點運算量」除以「這批晶片理論上能跑的浮點運算量」。38% 的意思是，你買了一百張加速卡，只有三十八張的算力真的變成模型參數更新，其餘六十二張在等資料。

這件事之所以現在才被拿出來當主論述，是因為它終於大到可以用錢衡量。以一個五億美元等級的訓練叢集來算，閒置掉的算力價值大約落在 2.85 億到 3.1 億美元之間。你可以蓋更多資料中心、可以往 scale-across 擴，但擴出去的每一單位算力，都會按同一個比例被擱淺。

加算力這條路沒有壞掉，只是它的邊際效益正在被互連按住。

這個「銅與光到底是不是真命題」的爭論，我們在 2026 OCP APAC Summit | SemiAnalysis | Dan Nishball | Scale Up Sophistry：銅與光是偽命題有從另一個角度的完整拆解，兩場放在一起看會更立體。

2. 第一堵牆：Rent's Rule 與被 HBM 吃掉的邊長

Nowroozi 用 Rent's Rule 解釋第一個瓶頸，這是這場最值得記下來的一段。

規則本身很簡單：運算資源長在晶片的「面積」上，而 I/O 頻寬長在晶片的「邊長」上。面積是平方成長，邊長是線性成長。所以每往下一個世代把 die 做大，中間的邏輯閘暴增，但能把資料搬進搬出的通道，成長速度永遠追不上。這條剪刀差不是製程能解的，是幾何學。

真正把這條差距拉開的，是 HBM。他給了三個情境：

邊長全數可用、旁邊不掛 HBM：粗估可以流出約 122 Tb/s。這也是為什麼今天的 switch ASIC 能做到 100T 級別——它四邊全用來做 SerDes。
XPU 掛上 HBM：HBM 直接吃掉大量 pin 與周長，剩下能直接吐出去的只剩約 33 Tb/s。這是目前的現況。
加上 I/O die 做 fan-out（他點名 Rubin 這一代的做法）：靠封裝把有效邊長「攤開」，大致翻倍到約 63 Tb/s。

三個數字擺在一起，結論很直接：在同一個製程世代裡，你的 I/O 上限幾乎完全由封裝幾何決定，而不是由電晶體決定。 這也解釋了為什麼先進封裝在 OCP 這場會議被反覆點名——同一個 Summit 上，台積電也把話講到「元件級驗證的時代結束了」（台積電把話講白了：先進封裝是 AI 算力的守門人）。

3. 第二堵牆：448G 之後，銅只剩 25 公分

第二堵牆是鏈路本身。Nowroozi 秀的那張損耗曲線圖，橫軸是頻率、縱軸是插入損耗，三條線分別是：

Megtron 7 等級板材：曲線掉得最凶，在 224G/lane 這條虛線上就已經很吃力，到 448G 基本沒得談。
Megtron 9 等級板材（他強調只是舉例，其他供應商也有同級品）：好一些，但「在母板上能拉多長」這件事仍然不樂觀。
雙軸銅纜（twinax）/ flyover cable：曲線明顯平得多。

這也就解釋了為什麼這兩年 CPC、CPX、flyover 這類「繞過 PCB」的方案滿天飛——不是大家愛做線材，是電子在板材上跑不動。

轉成距離就更直觀。不加 retimer、直接走板材，無中繼可用距離是：112G/lane 約 2 公尺；224G/lane 約 1 公尺；448G/lane 約 25 公分。

25 公分是什麼概念？它比一個 1U 機箱的深度還短，比一張加速卡到機櫃背板的距離還短。Nowroozi 的說法是「物理在推回來」——你可以搬資料，但要搬很多資料，物理不讓你搬太遠。

同一個 Summit 上 Coherent 的說法是互補的：卡住 400G/lane 的其實是電不是光（Coherent：400G/lane 卡的不是光，是電）。兩場合起來就是完整結論：銅的退場不是因為光變便宜，是因為銅先撞牆。

4. 那為什麼到現在還沒解決？三個很不技術的原因

這一段 Nowroozi 自己承認「比較主觀」，但我認為是全場最有價值的部分——因為它講的是商業，不是物理。

第一，可靠度是規模的函數。 可插拔光模組的 MTBF 一直被詬病，但在只有 18 台伺服器的機櫃裡，你根本感覺不到。一旦做到 NVL72 這種等級、要拉五千條線，MTBF 就從紙上數字變成排障頻率。Pod 規模愈大，痛感是超線性成長的——照公開資料，可插拔約 0.55M 小時的 MTBF，對比 CPO 級的 2.6M 小時，中間差了將近五倍。

第二，選項太多本身就是成本。 前面板光模組、XPO、NPO、OBO、CPC、CPX，乘上 224G 還是 448G 的路線選擇，每一種組合都要一整套工具鏈與 know-how。系統商每多支援一種，就多養一組人。這是把速度綁死的隱形稅。

第三，先行者把市場切開了。 大廠早早選定路線、押上自家矽片，市場於是分裂成兩三個陣營，其他人站在外面不知道自己該站哪一邊。UALink、UEC 這類共通協定有幫上忙，但 Nowroozi 講得很直白——那是「點狀補丁」，沒有解決系統層級的端到端問題。

這些選項到底各自撞哪一堵牆，我們在銅纜撐不住 AI 之後：scale-up 光互連的七條路，與各撞一堵牆的兩種活法有把七條路線一次攤開比較——Lightmatter 這場的立場是：不要選，把介面訂好，讓七條路都能插進同一個機櫃。

5. Lightmatter 的答案：不是賣光引擎，是賣「介面契約」

這裡要把定位講清楚，否則很容易誤讀成 Lightmatter 在推銷自家 Passage。

Open Silicon Photonics for AI Systems 是技術中立的。 白皮書明講支援矽光子、VCSEL、micro-LED，甚至同一個 tray 內可以走多模、用微透鏡陣列。它定義的不是「用誰的光引擎」，而是四件事：

介面契約（interface contract）：延伸 OCP 的 MHS 與 ORv3，把 tray、waveguide、供電、散熱的介面固定下來。固定之後，XPU 要放在綠色框還是藍色框、要不要往前挪到面板側，變成可以重組的選擇。
被動光學基礎設施：faceplate、ODF（光配線架）、raceway（光纖走線槽）、ELS（External Laser Source）機箱。關鍵在於這一層被刻意跟 SerDes 世代解耦——換代時不用重拉光纖廠。
鏈路配置檔（link profile）：從 DR（單波長）、OCI（4+4）一路到 DWDM 16。
OE 分類：CPO、NPO、XPO、CPX 四類並存，不逼人選邊。

再加上 OCP 的模組化規格流程——先立一份 base spec，其他人像擴充 API 一樣往上疊，靠繼承達成相容，而不是靠一輪一輪的互通測試。

從商業角度看，這是很聰明的一步棋。Lightmatter 不去跟 NVIDIA、Broadcom 搶「誰的 scale-up 協定贏」，而是去搶「大家共用的那層機構與光路長什麼樣」。協定之爭是零和的，基礎設施之爭是正和的——而後者剛好是台灣供應鏈最會做的東西。

6. 數字目標與時間表：不是願景，是有交期的

這份提案最不像 PPT 的地方，是它給了可被打臉的數字：

單層 domain 規模：現況 72 XPU，目標 1,024+ XPU（白皮書提到可到 2,048，長期看 10 萬級）。
MFU：現況 38–43%，目標 55–65%。
能效：CPO 現行約 5–7 pJ/bit，目標低於 5 pJ/bit（3 pJ/bit 為 aspirational）。
網路功耗佔比：從約 31% 壓到約 15%。
單機 1U 交換容量：設計目標 200T 以上，講者稱為目前唯一通往 1U 400T 的路徑。

時間軸也很緊：3 月宣布籌組、10 家創始成員；8 月 13 日 OCP APAC 當天發布約 300 頁白皮書《Architecture Vision: Open Silicon Photonics for AI Systems》，成員擴到 19 家；第一批正式規格目標 Q4 2026 送出。 名單裡有 Celestica、Corning、Dell、Flex、Foxconn Interconnect Technology、Hyve Solutions、Keysight、Qualcomm、Quanta Cloud Technology、GUC。

Nowroozi 在台上也點名，現在已經有 50 家以上的 APAC 供應商在做 AI MHS 系統——這句話是講給台下聽的，翻譯過來是：硬體你們已經在做了，缺的是把介面講清楚的那份文件。

7. 反面論點：三件會讓這件事走不動的事

不能只寫好聽的。這個提案有三個明顯的風險。

第一，缺席的名字比在場的重要。 名單裡沒有 NVIDIA、沒有 Broadcom、沒有超大規模雲廠自己。占據今天 scale-up 出貨量絕對多數的兩家沒進來，這份規格就有很高機率變成「非 NVIDIA 陣營的共同語言」，而不是產業標準。這在網路標準史上不是新鮮事。

第二，白皮書到量產之間隔著測試方法學。 同一場 OCP APAC 上，ASE 與台積電的代表都指出：晶圓級光學測試標準與共用模擬方法論還沒解決。沒有共通的測試與模型，介面契約只是紙上的相容。這一段的 gap 我認為至少還要一年。

第三，時間視窗比想像的短。 可插拔在 49.6T switch 這一代還撐得住，但業界普遍抓大約 18 個月會撞到密度天花板。規格 Q4 2026 出、2027 才可能有多供應商的東西可買、2027–2028 才會有真正的市場。規格若延一季，這個窗口就等於少掉三分之一。

總結

這場 keynote 真正宣告的，不是「光要取代銅」——那件事在 448G 只剩 25 公分的那一刻就已經定案了。它宣告的是：CPO 的技術風險已經降到可以談生態系的程度，接下來競爭的是誰來定義那份介面文件。

對台灣供應鏈，這裡有三件事值得分開看：

一是位置問題。 FIT、QCT、GUC 都在名單裡，但坐的是 ODM、系統整合與 ASIC 設計服務的位子。這些位子有量、有毛利，但沒有話語權——規格由別人寫，你照著做。進工作組跟進供應鏈是兩回事，前者只需要人時。

二是新料號的窗口。 被動光學基礎設施（faceplate、ODF、raceway、ELS 機箱）是這份白皮書開出來、目前還沒有既定贏家的一段。它不需要矽光子製程、不需要 CW 雷射，需要的是機構設計、光纖管理、連接器精度與可維護性——這正好是台廠的強項，而且是唯一一段有機會從規格制定階段就參與的。連接器、機殼、線材廠現在派人進去，成本是幾個人月。

三是測試這條暗線。 如果晶圓級光學測試與共用模擬方法論真的是卡點，那受惠的不會只有模組廠。從探針卡、對位設備到光學量測，這一段的需求是被規格逼出來的，而且會比 CPO 本身的放量早一年到。

Q4 2026 那份規格出不出得來，是接下來這一季唯一要盯的事。出得來，2027 就有多供應商的 CPO 可買；出不來，可插拔還會再多活一代——而這一代的代價，就是繼續讓一半的算力在等網路。

本文僅供技術與產業趨勢分析，不構成任何投資建議。