ECTC 2026 | Intel | V-groove Based Edge Coupling Enabled by Optical Glass Coupler Attach for Co-packaged Optics

11小时前
讀畢需時 6 分鐘

Intel 在 ECTC 2026 這篇論文，做的事情聽起來很瑣碎：把 CPO 邊緣耦合用的「柔性光纖陣列」換成一塊「剛性玻璃耦合器」。但這個換法解決的是 CPO 量產最難的隱形關卡——光纖對位。柔性光纖陣列要靠自對準、位置會飄；Intel 用自家做的低損耗玻璃，在上面蝕刻出 127 µm 直徑、250 µm 間距的反 V-groove 凸柱，模擬一束固定的光纖陣列，通道相對位置由製程鎖死，不再需要自對準。配上純視覺被動對位、力回授貼合、UV 快速固化，整套變成「可建模、可追溯、可量產」的製程。可靠度數據也補齊了：450 次熱循環後 IL 增加 <0.7 dB、150°C 存放 500 小時 <0.6 dB。一句話：Intel 把可拆卸 CPO 連接器從「手藝」變成「產線」。

1. 論文背景：Intel 把玻璃耦合器收進自家先進封裝產線

這篇論文來自 Intel 位於美國 Chandler 的 Advanced Packaging Technology Manufacturing 團隊，作者群裡有 Nicholas Psaila——玻璃微光學的代表人物（Intel 併購 Optoscribe 後納入）。發表於 2026 IEEE 第 76 屆 ECTC。這個組合本身就是訊號：Intel 不是在發一篇學術 paper，是在把玻璃耦合器這件事收進自家先進封裝的「製造」流程裡。

為什麼現在重要？因為電氣互連正在撞牆。資料速率往上衝，銅互連變成短距、高損耗、高耗能，成了高效能 AI 叢集的瓶頸。共封裝光學（Co-Packaged Optics，CPO）把光學引擎與矽異質整合進同一封裝來突圍，但 CPO 真正的量產關卡，是光子積體電路（Photonic Integrated Circuit，PIC）與光纖之間那個「邊緣耦合」介面怎麼做得低損耗、可重複、又能拆。

傳統做法是在塊狀矽上蝕刻 V-groove、用光纖陣列單元（Fiber Array Unit，FAU）直接黏。Intel 這篇主張：改用一塊剛性玻璃耦合器當中介，不只模態匹配更好、插入損耗（Insertion Loss，IL）更低，還能做出穩定的對位製程、可拆卸的連接器，以及——關鍵——可被尺寸模型化的貼合製程。

可拆卸連接器是 CPO 量產的隱形 gating，這條我們在光通訊封裝大轉場（五）：可拆卸光纖之爭盤點過 Teramount、Senko、Intel、ICON 各自的解法；這篇就是 Intel 那一解的工程細節版。

Intel 自製玻璃耦合器，上面蝕刻反 V-groove 凸柱結構，作為 PIC 與光纖連接器之間的剛性中介。圖片來源：Intel, ECTC 2026 - Fig. 1

2. 核心問題：把整篇論文濃縮成一句話

這篇論文要解決的問題是：如何把 CPO 邊緣耦合的光纖對位，從依賴自對準的柔性光纖陣列，換成一個剛性、位置鎖死、可量產、可拆卸、且通過可靠度的玻璃耦合器製程。

關鍵動作是把「對位的自由度」從組裝現場移到「玻璃製程」——通道位置在玻璃蝕刻時就被定義好，組裝時只要把整塊玻璃對到 PIC 即可，不必逐通道自對準。

3. 關鍵圖表逐一解析

3.1 這張圖展示了「玻璃耦合器怎麼取代柔性光纖陣列」

這張圖（Fig. 1）是核心結構。Intel 用自家一款低光損耗、高機械穩定、且熱膨脹係數（CTE）與矽匹配的玻璃，做出耦合器；波導單程傳播損耗約 0.2 dB/cm，與聚合物波導相當。在玻璃上蝕刻 127 µm 直徑的圓柱凸起、250 µm 間距的反 V-groove，模擬一束捆綁好的光纖陣列。

重點在於：和柔性光纖陣列不同，這些通道的相對位置是固定的，由玻璃製程定義。自由度被拿掉之後，逐通道自對準就不再需要——這正是讓製程穩定、可量產的關鍵。PIC 端是 24 通道、250 µm 間距，搭配 metamaterial 的點尺寸轉換器（Spot Size Converter，SSC）。

3.2 這張圖展示了「對位精度做到什麼程度」——IL 重複性 <0.1 dB

這張圖（Fig. 7）是光學 IL 量測的半天重複性測試，跨 15 個多通道單元。Intel 用一套非接觸、非侵入的光學探針系統，1310 nm 光源、主動對位達奈米級解析度，在不重接光纖的情況下選通道量 IL。結果是：即使環境變動，IL 重複性標準差 <0.1 dB。

這個數字的意義是「量測本身夠穩」，才有資格拿來當製程健康度的回授。沒有穩定的量測，後面所有的製程最佳化都是瞑調。

跨 15 個多通道 CPO 單元的半天 IL 重複性測試，標準差 <0.1 dB。圖片來源：Intel, ECTC 2026 - Fig. 7

3.3 貼合力的兩難：力太大玻璃翿、邊緣通道掛 2-3 dB

這張圖（Fig. 9）把 loopback IL 對貼合力作圖。貼合力是良率關鍵，但兩頭為難：力太小，克服不了摩擦、反 V-groove 卡不進 V-groove、自對準失敗；力太大，薄玻璃會翿曲、造成失準與光學劣化，連 bond head 本身都會在高力下變形。實測高力條件下，靠邊緣的 loopback 通道 IL 高出 2-3 dB（高力是低力 20 倍以上）。

3.4 機械膠的選擇決定成敗

這組圖（Fig. 10、Fig. 11）講機械膠（Mechanical Epoxy，ME）。ME 當作壩，防止光學膠（OE）流到玻璃下方。但 ME 的固化收縮會誘發翿曲：換成低收縮材料後，玻璃翿曲幅度直接砍半。更麻煩的是 ME 還得撐過後續熱製程——Intel 把 ME 材料與下游覆晶鍵合製程一起最佳化，把 ME 脫層與內聯 IL 劣化減少超過 0.5 dB。

4. 技術亮點：兩個真正值得記住的點

第一個亮點是把對位自由度從現場移進玻璃製程。柔性光纖陣列的通道會各自飄，要靠自對準收斂；Intel 用蝕刻在玻璃上的固定凸柱陣列，讓通道相對位置在製程端就鎖死，組裝只剩「整塊對 PIC」一個動作。這讓貼合變純視覺被動對位、可用力回授控制、可被尺寸模型化，而且全程可追溯。

第二個亮點是補齊了可靠度數據。熱循環 G（-40°C 到 125°C）450 次後所有通道 IL 增加 <0.7 dB/dir；150°C 高溫存放 500 小時後 <0.6 dB；uHAST（110°C、85% RH）275 小時後多數單元每通道 <1 dB。對一個要放進資料中心、要被客戶認證的連接器來說，這些數字才是入場券。

5. 產業連結：離量產有多遠？誰受益？

距離。這篇的成熟度偏「製造驗證」端：有單元級與晶圓級兩種製程、有量產取向的視覺被動對位工具、有跨 15 單元的重複性、有三種可靠度應力測試。Intel 自己也說，這個學習會延伸到下一代「擴束垂直耦合」方案。V-groove 玻璃耦合器是 Intel 的「現在式」，垂直擴束是「下一步」。

受益者。最直接是 Intel 自家 CPO/先進封裝平台——把玻璃耦合器收進產線，等於在可拆卸連接器這一環握有自製能力。第二是玻璃材料與微光學生態系：當剛性玻璃耦合器被證明可量產、可靠，玻璃在 CPO 介面的角色就從配角變主角，這跟 Corning 用玻璃做光波導基板是同一個大方向（玻璃在先進封裝的電氣價值另見 TGV 賽道為什麼在 2026 一次到位）。

要冷靜的是：剛性玻璃換來穩定，代價是翿曲敏感、貼合力窗口窄、ME 選材牽一髮動全身。而且 Intel 自己已經把它定位成「過渡」——下一代要走擴束垂直耦合。所以這套方案的價值，比較像是「把當前世代的可拆卸連接器做到可量產」，而不是終局架構。

6. 總結

這篇論文該被記住的一句話是：Intel 把 CPO 可拆卸連接器的對位，從組裝現場的手藝，搬進了玻璃製程的尺寸控制裡。 玻璃耦合器的剛性讓對位可建模、可追溯、可量產，再加上補齊的可靠度數據，這是把實驗室耦合方案往產線推的一步實事求是的工程。

對追蹤 CPO 供應鏈的人，觀察點很清楚：看一個耦合方案能不能量產，不要只看 IL 數字，要看對位是不是「製程鎖死」而非「現場自對準」，以及有沒有過熱循環與 uHAST。 可拆卸連接器是 CPO 放量前最後幾道牆之一。

參考資料

Zhou Yang et al., "V-groove Based Edge Coupling Enabled by Optical Glass Coupler Attach for Co-packaged Optics," 2026 IEEE 76th ECTC, pp. 1079–1082. Intel Corporation, Chandler, USA.
延伸：N. Psaila et al., JLT 41(19) 2023；JLT 42(15) 2024。