ECTC 2026 | Mitsubishi Electric | High-Density Integration of III-V Devices and EICs using Vertical-Coupled Photonic Packages with Glass-IP and Redistribution Layers
- 9小时前
- 讀畢需時 5 分鐘
Mitsubishi Electric 在 ECTC 2026 提了一個有別於矽光子主流的 CPO/NPO 封裝架構：用玻璃中介層（Glass-IP）加重佈線層（RDL），把 III-V 的電吸收調變雷射（EML）與光偵測器覆晶鍵合在玻璃上、把 driver/TIA（EIC）整合到背面，靠 TGV 縮短電氣路徑。為什麼用 EML 而不是矽光子調變器？因為 inter-GPU link 正逼近每 lane 400 Gbps，傳統調變器組裝難跟上，而 III-V EML 已能做到 100+ Gbaud。玻璃當中介層還順便扮演 ASIC 的熱隔離牆。原型實測：89 GHz 電氣 3-dB 頻寬、106.25 Gbaud PAM4 back-to-back、TDECQ 2.37 dB；垂直耦合用微稜鏡＋微透鏡陣列做出單次主動對位的可拆 FAU 連接器，模擬插入損耗 <1 dB。一句話：當每 lane 要衝 400 Gbps，Mitsubishi 押的是「玻璃中介層 + III-V EML 覆晶 + 背面 EIC」這條高速路線。
1. 論文背景：不走矽光子調變器，走 III-V EML 覆晶上玻璃
這篇來自 Mitsubishi Electric（三菱電機，日本）的論文，發表於 2026 IEEE 第 76 屆 ECTC。LLM 驅動的 AI 系統要把每 I/O 速率不斷往上推來餵 GPU 頻寬，催生 OOI 與 NPO 的高邊緣密度（Tbps/mm）、低功耗需求。Inter-GPU link 已到每 lane 200 Gbps、正往 400 Gbps 逼近——這對許多傳統調變器組裝是個挑戰，而 Mitsubishi 先前已用 III-V EML 做到 100+ Gbaud。
於是他們提出：用玻璃中介層（Glass-IP，高剛性、低 CTE、低介電常數）＋RDL，把 EML/PD 覆晶鍵合在玻璃上、EIC 背面整合、用 TGV 縮短電氣路徑做到低功耗超高速。先進封裝平台之爭見 光通訊封裝大轉場（三）：TSMC vs ASE vs Intel；玻璃當基板的價值見 TGV 賽道為什麼在 2026 一次到位。
2. 核心問題：把整篇論文濃縮成一句話
這篇論文要驗證的是：用 Glass-IP + RDL 把 III-V EML 覆晶鍵合、EIC 背面整合的垂直耦合封裝，能不能同時做到超高速（往 400 Gbps/lane）、低功耗、可拆光 I/O、且熱隔離 ASIC。
答案是初步可行——89 GHz 頻寬、106.25 Gbaud PAM4、TDECQ 2.37 dB，加上模擬 <1 dB 的可拆垂直耦合。
3. 關鍵圖表逐一解析
3.1 這張圖展示了「玻璃中介層怎麼同時管電、光、熱」
這張圖（Fig. 1）是架構。EML（Tx）與表面照射 PD（Rx）覆晶在 Glass-IP 上，driver/TIA EIC 整合到背面、用 TGV 接通，把光元件與 EIC 的電氣走線縮到最短。熱往上經 heat spreader 與 heat-transfer block（HTB）抽走；而玻璃低熱導，正好把光元件與 EIC 從封裝基板上的 ASIC 熱源隔開。一塊玻璃同時處理電（短走線/低寄生）、光（波導/耦合）、熱（隔離 ASIC）。
3.2 這張圖展示了「可拆光連接器只要一次主動對位」
這組圖（Fig. 2、Fig. 3-4）講垂直耦合與可拆連接器。EML 覆晶讓出光點貼近玻璃表面，要靠拉高 bump 高度 h 與選對稜鏡距離 d 來避免光束被切（clipping）。高斯光束分析：1.5 µm 光斌時 h=20 µm 幾乎零 clipping、對 d 容差大；0.7 µm 光斌則對 d 敏感。垂直光用微稜鏡＋微透鏡陣列做出可拆 FAU 連接器，靠連接器與承座的凹凸槽對接，整個可拆系統只要系統級一次主動對位；模擬透鏡對光纖橫向容差 ±0.77 µm（插入損耗 ≤1 dB）。
3.3 這張圖展示了「原型真的跑到 106 Gbaud」
這組圖（Fig. 7-9）是高頻實測。EML 含 DFB-LD＋電吸收調變器（EAM）＋點尺寸轉換器，電極做在晶片表面以利覆晶；高頻線走封裝基板直線佈線經 TGV 接 EAM，路徑短。實測小訊號 3-dB 電氣頻寬 89 GHz；用 256 GSa/s AWG 打 106.25 Gbaud PAM4 SSPRQ，經 15-tap FFE，back-to-back TDECQ 2.37 dB、ER 4.30 dB。雖然原型是單通道，但高頻線無彎折直線佈線可做窄間距 EML 整合，延伸成陣列即可在維持高邊緣密度下提高聚合容量。
4. 技術亮點
第一個亮點是用 III-V EML 覆晶上玻璃中介層、EIC 背面整合，押的是「每 lane 往 400 Gbps」的高速路線。EML 已能做 100+ Gbaud，配玻璃 TGV 的短電氣路徑與低寄生，原型就跑出 89 GHz/106 Gbaud——這是矽光子調變器路線之外的高速選項。
第二個亮點是玻璃同時當電—光—熱三用平台 + 單次對位可拆連接器。玻璃低熱導把光元件與 EIC 從 ASIC 熱源隔開；垂直耦合用微稜鏡/微透鏡做成只要一次主動對位的可拆 FAU，模擬插入損耗 <1 dB——把「可拆 + 可量產對位」一起解。
5. 產業連結：離量產有多遠？誰受益？
距離：這是「概念 + 單通道原型」階段——Tx 側單通道 EML 實測高速數據漂亮，但 Rx 整合與完整可拆光 I/O 封裝仍以模擬與概念呈現，陣列化、阻抗/佈局最佳化還要走。Mitsubishi 自陳目標是未來 >100 GHz 響應與更高每 lane 速率。
受益者：最直接是 III-V／EML 與玻璃中介層生態系（Mitsubishi 是 III-V 元件大廠）；其次是走 OOI/NPO、需要每 lane 400 Gbps 的高邊緣密度封裝。要冷靜的是：III-V 覆晶上玻璃的路線與矽光子主流是不同押注——優勢在單通道高速與 EML 成熟度，挑戰在陣列化、良率與成本能不能跟矽光子的 CMOS 量產規模競爭。
6. 總結
這篇論文該被記住的一句話是：當每 lane 要衝 400 Gbps，Mitsubishi 押的是「玻璃中介層 + III-V EML 覆晶 + 背面 EIC」這條高速路線——原型就跑出 89 GHz、106.25 Gbaud PAM4、TDECQ 2.37 dB。 對追蹤 CPO/NPO 路線之爭的人，觀察點是：在矽光子主流之外，III-V EML 覆晶上玻璃能不能靠單通道高速與 EML 成熟度，擐過陣列化與成本這關。
參考資料
Kei Masuyama, Mizuki Shirao, Shinji Araki, Kiyotomo Hasegawa, Shinya Okuda, Seiu Higashide, Nobuo Ohata, "High-Density Integration of III-V Devices and EICs using Vertical-Coupled Photonic Packages with Glass-IP and Redistribution Layers," 2026 IEEE 76th ECTC. Mitsubishi Electric Corporation, Japan.
相關閱讀
光通訊封裝大轉場（三）：TSMC vs ASE vs Intel，先進封裝平台的三國演義：OOI/NPO 平台落在誰手上
玻璃基板不再是 PPT 技術：TGV 賽道為什麼在 2026 一次到位：玻璃中介層的電氣價值
留言