VLSI2026｜技術文章分析｜NTT 用「薄膜」把 III-V 調變器壓到 26fF：3-dB 頻寬衝破 67GHz、0.75pJ/bit 的短距光互連

NTT 把薄膜（membrane）III-V 電吸收調變器（EAM）與分散式回饋（DFB）雷射整合在矽光子平台上，用膜結構把接面電容壓到 26fF，讓元件本身的 3-dB 電光頻寬衝破 67GHz。元件單體可跑 150-Gbit/s NRZ；把 CMOS 驅動器用「基板內嵌」方式塞到光元件旁邊組成光學小晶片（optical chiplet）後，實測 64-Gbit/s PAM4，能耗只要 0.75 pJ/bit。這篇論文的價值不在「又一顆調變器」，而在於它同時解掉短距光互連最痛的兩件事——高頻寬與低功耗——用的方法是材料結構（薄膜）而非砝更貴的驅動器。

1. 論文背景：NTT 在 VLSI 2026 端出的一整套「膜上光引擎」

先講清楚這篇是誰、在哪裡發表。作者是 NTT 的 Shinji Matsuo 等人（NTT 元件技術實驗室與元件創新中心），發表於 2026 IEEE Symposium on VLSI Technology and Circuits。Shinji Matsuo 是薄膜雷射領域深耕十餘年的名字，這篇本質上是 NTT 把過去累積的膜結構雷射技術，往「資料中心短距光互連」這個最現實的戰場收斂的一份總結性成果。AI 與高效能運算（HPC）把資料中心內部的互連需求推到一個尷尬的位置：頻寬密度要更高、每一位元的功耗要更低，兩件事還得同時成立。矽光子因製程一致性與可擴充性成了主流平台，但矽本身不會發光、電光效率也不夠好，所以業界一直想把 III-V 化合物半導體的高效率調變器整合上去。

2. 核心問題：一句話說完 NTT 要解什麼

傳統整合在矽上的高台面（high-mesa）III-V 電吸收調變器，接面電容太大，直接卡住電光頻寬、還把驅動器的功耗一起拉高；NTT 的解法是把 III-V 做成「薄膜」結構，用幾何上更薄的接面把電容從約 100fF 壓到 26fF，一次鬆綽頻寬與功耗兩個瓶頸。問題不在雷射不夠亮、不在矽波導損耗、也不在調變原理選錯（EAM 本來就是短距的好選擇）。真正卡住的是那顆寄生的接面電容。電容大，RC 時間常數就大，高頻訊號被吃掉；為了把訊號推上去，驅動器得灌更大電流，功耗跟著爆。膜結構就是衝著這顆電容去的。

3. 元件結構：EA-DFB 雷射怎麼長在矽波導上（Figure 1）

這張圖展示了整顆薄膜 EA-DFB 雷射如何坐落在矽光子平台上，以及雷射區與調變區各自的橫截面設計。Fig. 1(a) 是整體示意——一顆把 EAM 與 DFB 雷射整合在同一條矽波導上的膜結構元件。Fig. 1(b) 是 DFB 雷射區的橫截面，主動區被埋進 InP 層裡，並採用橫向（lateral）p-i-n 接面，讓光場與底下的矽波導形成一個超模態耦合。Fig. 1(c) 是 EAM 調變區的橫截面。在調變區，NTT 刻意把矽波導移除，目的是提高光在主動區的侗限因子，讓調變更有效率。橫向 p-i-n 接面是薄膜元件能把電容壓低的結構基礎。

Figure 1：(a) 整合於矽光子平台的薄膜 EA-DFB 雷射示意；(b) 薄膜 DFB 雷射橫截面，主動區埋於 InP、採橫向 p-i-n 接面；(c) EAM 調變區橫截面，矽波導被移除以提高光侗限因子｜圖片來源：Membrane III-V Photonic Devices on Silicon Photonics Platform…（VLSI 2026, NTT）- Figure 1

4. 元件效能：67GHz 頻寬與 150-Gbit/s 眼圖（Figure 2）

這張圖展示了這顆 150-µm 長主動區 EAM 的電光響應曲線，外加一張 150-Gbit/s NRZ 的眼圖，直接證明膜結構的高速本領。這是全篇「元件層級」的招牌數據。單顆 EAM 的 EO 響應被量到 3-dB EO 頻寬超過 67GHz，這是接面電容被壓下來後直接兌現的頻寬紅利。主動區長 150µm、3-dB EO 頻寬 >67GHz、150-Gbit/s NRZ 眼圖清晰可辨，量測條件是雷射偏壓電流 57mA、EA 偏壓 1.0V。67GHz 這個數字讓薄膜 EAM 站上與最先進調變器同一條起跑線，而且是靠結構把電容壓低換來的。

Figure 2：150-µm 主動區 EAM 的電光（EO）響應，3-dB 頻寬超過 67GHz；並附 150-Gbit/s NRZ 眼圖（LD 偏壓電流 57mA、EA 偏壓 1.0V）｜圖片來源：Membrane III-V Photonic Devices on Silicon Photonics Platform…（VLSI 2026, NTT）- Figure 2

5. 封裝架構：把驅動器塞進基板的光學小晶片（Figure 3）

這張圖展示了 NTT 提出的光學小晶片架構——用「元件內嵌基板」把電子晶片（EIC）與光子晶片（PIC）貼到彼此極近的距離。EIC 以面朝上（face-up）方式內嵌在上下兩層基板之間，內含 EAM 的光子晶片（PIC）面朝下（face-down）貼在上層基板上。兩者透過基板內的導孔（via）電性連接，並用 Cu-ball bonding 供電與傳遞射頻（RF）訊號。重點是把 EIC 與 PIC 之間的電互連縮到最短，電互連短，寄生就小，這是低功耗與高頻的另一半答案（前半是膜結構的低電容）。

Figure 3：所提光學小晶片示意，EIC 與 PIC 透過上層基板的導孔電性連接，元件內嵌基板讓 EIC-PIC 間電互連長度縮到最短｜圖片來源：Membrane III-V Photonic Devices on Silicon Photonics Platform…（VLSI 2026, NTT）- Figure 3

6. 四通道 PIC：1×4 分光與 spot-size converter（Figure 4）

這張圖展示了光子晶片本體——一組整合在矽波導上的四通道 EAM 陣列，以及它怎麼分光、怎麼耦合到光纖。輸入光經一個 1×4 分光器分成四路，餵給四通道 EAM 陣列。光纖耦合用的是點尺寸轉換器（spot-size converter），由矽錐形波導加 SiOₓ 核心波導組成，把晶片內的小模態轉換成適合對接光纖的大模態。這是決定封裝良率與耦合損耗的關鍵元件。1×4 分光加四通道陣列，是把單通道能力複製成並列頻寬密度的標準做法。

光學小晶片用 PIC 的示意與顯微影像，四通道 EAM 陣列整合於矽波導，輸入偏置光經 1×4 分光器分配，並整合由矽錐形波導與 SiOₓ 組成的 spot-size converter｜圖片來源：Membrane III-V Photonic Devices on Silicon Photonics Platform…（VLSI 2026, NTT）- Figure 4

7. 原型實物：雙 PIC 與光纖陣列上板（Figure 5、Figure 6）

這兩張圖展示了把上述架構做成真實硬體的模樣——原型光學小晶片裝在評估板上的正面照與橫截面照。Fig. 5 是原型俯視照，兩顆 PIC 與兩組光纖陣列一起組裝在驅動器內嵌基板上，證明多通道光學小晶片整合確實做得出來。Fig. 6 是同一顆小晶片的橫截面照，讓人看見上下基板、內嵌 EIC 與面朝下 PIC 的疊構在實物上如何堆疊。這兩張照片的意義是「從示意圖到可量測硬體」的跨越，是可製造性的證據。

Figure 5：評估板上的原型光學小晶片，兩顆 PIC 與兩組光纖陣列組裝於驅動器內嵌基板｜圖片來源：Membrane III-V Photonic Devices on Silicon Photonics Platform…（VLSI 2026, NTT）- Figure 5

Figure 6：同一顆光學小晶片的橫截面照片｜圖片來源：Membrane III-V Photonic Devices on Silicon Photonics Platform…（VLSI 2026, NTT）- Figure 6

8. 驅動器設計：三級反相器與雙電源省電（Figure 7）

這張圖展示了驅動 EAM 用的 CMOS 差分驅動器電路。Fig. 7 是差分驅動器，由三級反相器（inverter）型放大器組成。由於 EAM 需要約 1V 的反向偏壓，作者在 EAM 的 n 側加了一組偏壓電路。偏壓電路與放大器用「分開的電源電壓」：偏壓電路在較高電源電壓下工作，放大器則需要較低電源電壓但較大電流。把兩者供電拆開，是為了壓低整體功耗——這是 0.75 pJ/bit 這個數字背後的電路級手法之一。這種「偏壓與放大分軌供電」對追 pJ/bit 的模組廠很有參考價值。

Figure 7：EAM 用 CMOS 差分驅動器示意，由三級反相器型放大器組成，並於 n 側加入 EAM 偏壓電路、採偏壓與放大分軌供電以降低功耗｜圖片來源：Membrane III-V Photonic Devices on Silicon Photonics Platform…（VLSI 2026, NTT）- Figure 7

9. 電容才是主角：26fF vs 100fF 的頻寬對決（Figure 8）

這張圖展示了整顆光學小晶片的實測電光響應，並用兩條模擬曲線把「膜結構的電容優勢」量化攛開。Fig. 8 是量測加模擬的對照圖。整顆小晶片實測 3-dB EO 頻寬約 18GHz，與「假設膜結構 EAM 接面電容為 26fF」的模擬吻合。作為對照，若把接面電容換成 100fF——也就是傳統高台面 III-V EAM 的代表值——模擬顯示頻寬只剩 12GHz。26fF 對 100fF、18GHz 對 12GHz，這張圖用最直白的方式證明：膜結構把接面電容壓下來，就直接換到更大的頻寬。（注意這裡的 18GHz 是含封裝與驅動的整顆小晶片系統頻寬，與 Figure 2 那顆裸元件 >67GHz 是不同層級的量測。）

Figure 8：光學小晶片實測電光響應，並附模擬——膜結構 EAM 取 26fF（約 18GHz），傳統高台面 III-V EAM 取 100fF（約 12GHz）｜圖片來源：Membrane III-V Photonic Devices on Silicon Photonics Platform…（VLSI 2026, NTT）- Figure 8

10. 量測平台：1320nm、13dBm 的四通道量測（Figure 9）

這張圖展示了驗證這顆光學小晶片所用的完整量測配置。Fig. 9 是量測 setup。雷射偏置功率設定為 13dBm，供給四通道 EAM 陣列；雷射波長 1320nm，落在 O 波段。輸出訊號取自光電二極體（PD）加上跨阻放大器（TIA）。雷射 13dBm、波長 1320nm、輸出端走 PD-TIA，整條鏈路還包含 AWG、DCA 與光學終端等標準量測儀器。1320nm 的 O 波段選擇符合資料中心短距互連的主流波段偏好（色散小、適合短距）。

Figure 9：光學小晶片量測 setup，雷射偏置功率 13dBm 供四通道 EAM 陣列、波長 1320nm，輸出光送入由 PD 與 TIA 組成的光接收機（PD-TIA）｜圖片來源：Membrane III-V Photonic Devices on Silicon Photonics Platform…（VLSI 2026, NTT）- Figure 9

11. 成績單：64-Gbit/s PAM4、TDECQ 4.2dB、0.75pJ/bit（Figure 10）

這張圖展示了光學小晶片的最終眼圖成績——32-Gbit/s NRZ 與 64-Gbit/s PAM4 兩組。Fig. 10(a) 是 32-Gbit/s NRZ 眼圖，(b) 是 64-Gbit/s PAM4 眼圖。PAM4 這邊套用了四階 Bessel-Thomson 濾波器（截止 16GHz）與 12-tap 等化器。PAM4 眼圖清晰，在目標符元錯誤率 4.8×10⁻⁴ 下量到 TDECQ 4.2dB，能耗估為 0.75 pJ/bit。這一組數字是整篇「低功耗高速」訴求的兑現點。TDECQ 4.2dB 是符合乙太網路 PAM4 規範語言的量測指標，代表這不是自訂條件下的漂亮眼圖，而是往真實標準靠。

Figure 10：實測眼圖——(a) 32-Gbps NRZ、(b) 64-Gbps PAM4（PAM4 套用四階 Bessel-Thomson 濾波器 16GHz 與 12-tap 等化器），TDECQ 4.2dB、能耗 0.75 pJ/bit｜圖片來源：Membrane III-V Photonic Devices on Silicon Photonics Platform…（VLSI 2026, NTT）- Figure 10

12. 收端也備齊：內嵌 TIA 的接收小晶片（Figure 11）

這張圖展示了這套方案的另一半——接收端小晶片，包含 TIA 的方塊圖與它接上膜結構光偵測器後的 64-Gbit/s PAM4 眼圖。Fig. 11(a) 是 TIA 的方塊圖，由 TIA 前端、四級放大器、以及帶 50-Ω 輸出緩衝的單端轉差分（S2D）轉換器組成。Fig. 11(b) 是把膜結構光偵測器與基板內嵌 TIA 組裝後量到的 64-Gbit/s PAM4 眼圖。接收端同樣走「基板內嵌」路線，把 TIA 貼近光偵測器；這說明 NTT 不只做發射端，收發兩端都用同一套膜結構加基板內嵌的方法論打通。

Figure 11：(a) TIA 方塊圖，含 TIA 前端、四級放大器與帶 50-Ω 輸出緩衝的單端轉差分（S2D）轉換器；(b) 膜結構光偵測器與基板內嵌 TIA 組裝後的 64-Gbit/s PAM4 眼圖｜圖片來源：Membrane III-V Photonic Devices on Silicon Photonics Platform…（VLSI 2026, NTT）- Figure 11

13. 技術亮點：把功耗與頻寬「拆成兩個變因」各個擊破

這篇最漂亮的地方，是它沒有把「低功耗高頻寬」當成一個籠統目標去硬拼，而是把它拆成兩條可獨立操作的物理變因，分別下手。第一，用薄膜結構壓接面電容。橫向 p-i-n 加上把矽波導在調變區移除以提高光侗限，讓接面電容從傳統高台面的約 100fF 降到 26fF——這是裸元件能上 67GHz、150-Gbit/s NRZ 的來源。第二，用基板內嵌把電互連縮到最短、把電源軌拆開省電。材料結構解頻寬、封裝與電路解功耗，兩條線各自清晰，最終落在 0.75 pJ/bit。

14. 產業連結：這距離量產有多遠、誰會受益

務實地看，這還是一份「研究成果」而非「量產產品」：它跑在 NEDO/Post-5G 計畫（JPNP20017）的框架下，是原型（prototype）階段。但幾個訊號讓它比多數論文更靠近落地——四通道陣列、spot-size converter 光纖耦合、雙 PIC 上板、收發兩端都有實物眼圖，這些都是「往模組走」而不是「秀單點」的證據。誰會受益？走 III-V-on-Si 異質整合路線的整合元件廠與電信/雲端自研陣營。EAM 這條路線與微環調變器（MRM）、薄膜鍉酸鋰（TFLN）在短距市場正面競爭，NTT 這篇押的是「薄膜 III-V EAM + 基板內嵌驅動器」的組合拳。

總結

這篇論文真正的貢獻，不是又端出一顆 67GHz 的調變器，而是示範了一種把短距光互連「頻寬」與「功耗」兩大痛點拆開、分別用材料結構與封裝電路擊破的完整方法論，並且從發射端的 EA-DFB、四通道 PIC、基板內嵌驅動器，一路補到接收端的內嵌 TIA，把整條鏈路的每一塊拼圖都放上桌。26fF 對 100fF 那張對照圖，會是後續評估任何 III-V-on-Si 方案時反覆被引用的參照點。當單通道往 200G 逼近、每一 pJ 都要掰的時候，膜結構這條路線值得被放進 800G/1.6T 光學小晶片的候選名單裡認真看待。

參考資料

論文標題：Membrane III-V Photonic Devices on Silicon Photonics Platform for Short-Distance Optical Interconnections。作者：Shinji Matsuo, Tatsurou Hiraki, Tadashi Minotani, Takuma Aihara, Takuro Fujii, Yoshiho Maeda, Suguru Yamaoka, Yoshiya Shikama, Norio Sato, Tomonari Sato（NTT, Inc.，日本厚木）。發表會議：2026 IEEE Symposium on VLSI Technology and Circuits，2026。DOI：10.1109/VLSITECHNOLOGYANDCIR65830.2026.11577289。。