為什麼矽光子這麼難設計？答案藏在一個叫 PDK 的盒子裡

2天前
讀畢需時 8 分鐘

矽光子（Silicon Photonics，SiPh）的難，很多人以為是難在那顆不會發光的矽、難在雷射、難在封裝。但對真正動手設計晶片的人來說，第一道牆其實樸素得多——你能不能拿到一盒「foundry 掛保證、照著做就一定產得出來」的標準元件。這盒東西就叫 PDK（製程設計套件，Process Design Kit）。它不是軟體、不是元件，而是一份把 foundry 的製程能力翻譯成「設計語言」的合約書。這篇把 PDK 是什麼、裡面裝了什麼、為什麼矽光子的 PDK 比電子晶片難做這麼多、以及為什麼它其實是代工廠最深的一條護城河，一次講清楚。

1. 矽光子的殘酷算術：一次流片，數月與百萬

先講一個讓所有矽光子設計者半夜驚醒的數字感。

你設計了一顆光子晶片，要驗證它到底能不能用，唯一的辦法是「流片（tape-out）」——把版圖送進 foundry，跑完整條製程，做出真正的矽晶片回來量測。一次流片的光罩費用是百萬等級的成本，週期動輒好幾個月。這代表：只要有一個環節猜錯——波導彎太急、調變器的高頻響應沒對到、耦合結構的損耗比預期高 2 dB——你就得再等一輪，再燒一次錢。

電子晶片的世界早就把這件事馴服了。一個數位 IC 設計者不會「猜」電晶體長什麼樣，他從 foundry 拿到的元件庫裡，每一顆電晶體的行為都被量測、建模、保證過。他在模擬器裡跑出來的結果，和流片回來的矽，誤差小到可以直接下單。

矽光子想走進量產，就得複製這套「先在電腦裡把答案算準、再花錢流片」的紀律。而讓這件事成立的核心基礎設施，就是 PDK。

矽光子設計流程——PDK 讓設計者能在流片前就把鏈路驗證到位，避免一次數月、百萬級的錯誤成本（Simple Tech Trend 繪製）

2. 大家以為矽光子難在雷射，其實卡在一本「施工說明書」

矽光子的難點清單，網路上講到爛了：矽本身不發光、要外掛 III-V 雷射、調變器撞繞射極限、光纖對準要對到微米級。這些都是真的難點，我們也在別的文章拆過。

但這些是「元件層」的難。真正讓矽光子遲遲無法像 CMOS 那樣「隨便一家設計公司都能來畫一顆」的，是設計層的難：一個沒有自家晶圓廠的設計團隊，要怎麼確定自己畫的東西，foundry 做得出來？

換個比喻你就懂了。你要蓋一棟房子，光有創意（我要一個懸空的旋轉樓梯）沒用，你需要一本施工說明書：這種鋼筋能承重多少、這種混凝土幾天能凝固、樑柱間距不能超過幾米。沒有這本說明書，建築師畫得再美，工地師傅也只能回你一句「這蓋不出來」。

PDK 就是 foundry 發給設計者的那本施工說明書。它把「這座晶圓廠實際上能做什麼、做到多好、不能碰哪些線」全部寫成設計者看得懂、工具讀得進去的格式。 沒有 PDK，矽光子設計就是一場昂貴的猜謎；有了 PDK，它才變成一門工程。

這也是為什麼無廠（fabless）模式能在矽光子成立——設計公司不蓋廠，靠的就是 foundry 的 PDK 當作「製造可行性的保證書」。這條商業模式我們在從晶圓到權利金：矽光子 SiPh Fabless 商業模式全拆解有完整拆解，這篇先把 PDK 這個核心零件本身講透。

3. PDK 是什麼：foundry 交給你的「保證做得出來的樂高盒」

用一句話定義：PDK 是一盒由 foundry 提供、已經驗證過、保證能在他們產線上做出來的標準光學積木，外加一本規定你怎麼拼的說明書。

想像一盒樂高。盒子裡有各種已經開好模、尺寸精準的積木（波導、分光器、調變器、光偵測器），還附一本說明書告訴你：這些積木之間要留多少間距、轉彎不能急過某個半徑、哪兩種積木不能疊在一起。你不需要自己去射出成型一塊新積木——那是 foundry 的事；你要做的，是用這些保證合規的積木，拼出你要的那顆光子晶片。

關鍵字是「保證」。PDK 裡的每一個元件，都不是理論值，而是 foundry 用真實製程做出來、量測過、建好模型的東西。你在設計工具裡拉一個 PDK 裡的調變器進來，它的行為就約等於流片回來的樣子。這就是 PDK 把「猜謎」變成「工程」的魔法——它用 foundry 的信用，替你的設計背書。

4. 打開盒子：元件庫、設計規則、compact model 三層

把 PDK 這個盒子打開，裡面其實是三層東西，缺一層都不能算數。

第一層：驗證過的元件庫（Component Library）。 這是盒子裡的積木本體——波導（waveguide）、多模干涉耦合器（MMI）、光柵耦合器（grating coupler）、分光／合光器（splitter/combiner）、調變器（modulator）、光偵測器（photodiode）、錐形轉接（taper）、光纖耦合器（fiber coupler）。每一個都是 foundry 已經跑過、確認良率與性能的標準單元。你不用從零設計一顆調變器，直接從庫裡拿。

第二層：設計規則（Design Rule，DRC）。 這是那本說明書——線寬、間距、最小彎曲半徑、各層的定義與疊構。它規定了「物理上做得出來」的邊界。你畫的波導轉彎半徑太小，光會漏掉；兩條波導靠太近，會互相串音。DRC 就是把這些「不能踩的線」寫成規則，設計工具會自動幫你檢查（design rule check），違規的地方直接標紅。這一步等於在流片前，先讓 foundry 的規則替你抓錯。

第三層：compact model / 模擬模型。 這是三層裡最硬、也最能決定生死的一層。光有積木和規則還不夠，你得能在電腦裡準確預測這些積木組起來會怎麼跑。compact model 就是每個元件的「行為公式」——它的 S 參數（描述光訊號進出的振幅與相位）、它隨波長、溫度、電壓變化的響應，以及和電性、熱性模型的介面。模型準，你的模擬才準；模擬準，你才敢下單流片。

PDK 的三層結構——驗證過的元件庫、設計規則（DRC）、compact model，缺一層都不足以支撐「先模擬、再流片」（Simple Tech Trend 繪製）

而這第三層，正好是矽光子和電子晶片差距最大、也最要命的地方。

5. 為什麼矽光子的 PDK 比 CMOS 難這麼多

CMOS 的 PDK 已經被打磨了三、四十年，成熟到設計者幾乎不會去懷疑它。矽光子的 PDK 卻還在追趕。差距不是「時間不夠久」這麼簡單，而是光子這件事的物理，天生就比電子難建模。

第一，光子元件的行為是連續的、類比的。 電晶體本質上是個開關，0 或 1，模型相對乾淨。但一個光子調變器的輸出，是波長、電壓、溫度、製程變異的連續函數，要在整段頻譜、整個溫度範圍內都對得準，模型複雜度高一個量級。

第二，對製程變異極度敏感。 波導的線寬只要差幾奈米，光走過去累積的相位就變了，整顆干涉型元件的行為可能就跑掉。電子晶片對這種奈米級誤差的容忍度高得多；矽光子則是「差之奈米、謬以千里」，這讓 compact model 必須把製程變異也建進去，難度陡增。

第三，模型要同時跨光、電、熱三個物理域。 一顆調變器，你要同時算它的光學響應、它的高頻電性（RF 損耗、阻抗、趨膚效應）、還有它發熱之後波長漂移的熱效應。三個域要在同一個模型裡自洽，這是電子 PDK 不太需要面對的複雜度。這也是為什麼過去很多矽光子 compact model 卡在 25 Gbaud 上不去——高頻的電性沒建準。這塊硬骨頭怎麼被啃下來，我們在矽光子收發器設計，終於能在標準電路模擬器裡跑到 64 Gbps 有一篇論文導讀專門拆過。

第四，尺度差了四個數量級。 光載波頻率高達約 193 THz（波長 1550 nm），電訊號才幾十 GHz，兩者差了一萬倍。要在同一個模擬器裡處理這種尺度差，得靠「等效基頻模型」這類數學技巧把光載波頻率平移掉，只留下慢變化的包絡，否則取樣率會爆炸到無法計算。

第五，還沒標準化。 電子 PDK 有成熟的格式與生態，換一家 foundry，設計流程大同小異。矽光子的元件命名、模型格式、工具介面各家還在各玩各的，導致設計者被綁在特定平台上，換家就要重來。

這五件事疊在一起，就是為什麼「矽光子 PDK」到今天還是一個 foundry 和 EDA 廠拼命投資、卻誰也還沒完全解決的戰場。

6. 護城河藏在這裡：PDK＋EDA 綁定與 foundry 卡位

講到這裡，STT 想給你一個產業視角的收束：PDK 不只是技術文件，它是代工廠最深、最安靜的一條護城河。

邏輯是這樣的。一個設計團隊一旦選定某家 foundry 的 PDK、把整條設計流程建在上面、養出一批熟悉它的工程師、跑出第一批能用的矽——這個團隊就被「黏」住了。要換 foundry，等於整套元件庫、模型、設計經驗全部重來。這種轉換成本，就是 foundry 的定價權來源。而 PDK 又必須綁在 EDA 工具上才能用——Synopsys 的 OptoCompiler、Luceda 的 IPKISS、Keysight 的 ADS——於是形成「foundry × EDA」的雙層綁定生態。誰的 PDK 生態最完整、和 EDA 整合得最順，誰就能吸走最多設計者。

目前的卡位大致是這樣：

GlobalFoundries 的 Fotonix 平台被公認是目前最完整、生態最成熟的矽光子 PDK 之一，但也曾被學界點名——它的矽調變器光鏈路模擬最高只到 26.5 Gbaud、沒有噪聲建模、細節大多未公開，對下世代 800G／1.6T 系統來說不夠用。GF 近期和 Cadence 聯手推「photonic-native」緊湊模型，就是要補上這塊，這場範式轉移我們在 GF 與 Cadence 聯手推動 Photonic-Native 緊湊模型有專文。

Tower Semiconductor 走的是另一條路——它的產線背後有 OpenLight 這類 fabless 直接把 PDK 整合進 Luceda IPKISS，形成「設計公司用 OpenLight PDK 畫圖、直接對接 Tower 製程」的分工。台積電（TSMC） 則以 COUPE 平台切入，從電路設計者的視角重新定義它的矽光子 PDK（這部分我們在 TSMC 邁入矽光子時代：從電路設計者的視角看三大技術革新談過）。三星（Samsung Foundry） 則主打 300mm 矽光子平台全面量產，強調從 PIC 到 CPO 的一站式，正面挑戰前兩家。

主要矽光子代工廠的 PDK 生態卡位——GF Fotonix、Tower（OpenLight 直接 PDK）、TSMC COUPE、Samsung 300mm 平台（Simple Tech Trend 整理）

但這條護城河也有裂縫。學界已經開始做開源、可驗證、跨 foundry 的 compact model 庫——例如橫濱國立大學團隊做的開源 Verilog-A 光子模型庫，一路把訊號率驗證到 64 Gbps，還把所有細節公開，直接對「PDK 一定得綁 foundry、一定得閉源」這個假設提出反證。這股力量會不會鬆動代工廠的綁定，是接下來幾年值得盯的訊號。

總結

矽光子要從「實驗室裡的漂亮 demo」走到「資料中心裡的百萬顆出貨」，缺的從來不只是更好的調變器或更亮的雷射，而是一套讓所有人都能「先在電腦裡把答案算準、再花錢流片」的設計紀律。PDK 就是這套紀律的地基——它用 foundry 的信用替設計背書，把猜謎變成工程。

所以下次你看到某家 foundry 宣布「矽光子 PDK 又升級了」，別把它當成無聊的技術新聞。PDK 準到哪裡，矽光子就能量產到哪裡；PDK 綁住了誰，誰就付得起這條供應鏈的過路費。 這盒不起眼的積木，才是矽光子這場戰爭裡，最安靜、也最關鍵的一手。