最先撐不住的是 Switch，不是 GPU：拆解 OCP 開放矽光子白皮書的三個反直覺結論

5小时前

讀畢需時 7 分鐘

1. 為什麼這份白皮書值得花時間

AI 機櫃談了兩年「光進機櫃」，大部分討論停在單一廠商的產品發表，或是 CPO 和可插拔誰贏。這份白皮書做的事不一樣：它從物理出發，一個瓶頸一個瓶頸往下算，算出每一種機櫃配置「最先撞到哪個限制」。

作者陣容本身就是訊號。主筆 Bijan Nowroozi 來自 Lightmatter，共同作者是 Dell、Qualcomm、Flex，協作者名單裡有 GUC、Intel、Corning、Keysight、Celestica、Foxconn FIT、Jabil。這是一份由系統廠、ODM、ASIC 服務廠和光子新創一起簽名的文件，目標是 OCP 的開放生態，而不是某一家的封閉機箱。

白皮書開場有一句話，是整份文件的主軸：

銅讓拓樸跟著距離走，光讓拓樸跟著工作負載走。

它要說的是：用銅的時候，誰跟誰能高速對話，取決於兩顆晶片物理上有多近；換成光，距離不再是限制，GPU 之間怎麼連可以照模型需要來設計。

2. 銅的問題不是速率，是距離和周長

白皮書把銅的限制拆成三個，而且三個都會隨世代惡化。

距離縮短： SerDes 從 224G 走向 448G/lane，在相同調變條件下，銅的可用距離縮短約 2–4 倍。200G 時板上大約還有 1 公尺，400G 剩不到 0.5 公尺，800G 可能任何板級距離都要加 retimer。
延遲累積： retimer 可以把距離補回來，但每一級都會加延遲。多級 retimer 的銅路徑累積約 40–120 ns，這是任何拓樸都繞不開的結構性延遲。
周長天花板： 封裝能從邊緣拉出多少 I/O，取決於邊長（shoreline），不是面積。延長距離的手段再多，也抬不高這個天花板。

代價最後反映在算力利用率上。白皮書引用 Meta Llama 3 405B 預訓練的 MFU 只有 38–43%，主要損失來自通訊和同步。簡單的說：一台極其昂貴的機器，超過一半的算力在等資料。

3. 第一個反直覺結論：Switch 比 GPU 先撐不住

市場談 AI 機櫃的瓶頸，焦點通常在 GPU：功耗太高、HBM 不夠、CoWoS 產能卡住。但白皮書把每顆晶片「需要的 scale-up 頻寬」和「銅從封裝周長能拉出的頻寬」並排比較，結果很清楚：

晶片	需要的 scale-up 頻寬（Tb/s/方向）	銅周長能出的量	結果
R200 / MI400	14.4	52	撐得住
R300 / MI500	40	54	撐得住
TPU v7	4.8	42	撐得住
102.4T switch	102.4	26	差 4 倍
204.8T switch	204.8	26	差 8 倍

▲ 各晶片需要的 scale-up 頻寬與銅從封裝周長能拉出的頻寬對比。GPU 都還在銅的能力範圍內，102.4T 和 204.8T switch 分別差 4 倍與 8 倍。（來源：Simple Tech Trend 自製，資料來源 OCP《Architecture Vision: Open Silicon Photonics for AI Systems》v1.0.6（2026/07）Table O）

原因不難理解。GPU 的 scale-up 需求大約是每顆十幾到幾十 Tb/s，switch 要服務整個 domain，需求是一百到兩百 Tb/s 起跳。銅的出線量跟晶片邊長成正比，switch 的需求卻跟著 domain 規模往上翻，它一定會先撞到天花板。

白皮書的判斷是：204.8T / 1.6T 那一代，是銅再也扛不住 switch 出線需求的世代。 改用面積式光出線（Area Photonic Output，APO）後，switch 能出的頻寬是銅的 46 倍，因為面積跟邊長的平方成正比。

這對讀 CPO 時程的人很重要：光進 scale-up 的第一站是 switch，GPU 晚一步。 這也呼應我們在 Huawei 1024 lane 交換機卡在 0.07 T/mm 一文提到的 beachfront 密度問題：switch 晶片邊緣的空間，才是最早被吃光的資源。

4. 第二個反直覺結論：Kyber 這一級是銅和光的分水嶺

白皮書挑了四個公開的機櫃配置當參照點，從 2024 年排到 2028 年：

機櫃	GPU 數	機櫃功耗	網路功耗占比	銅的狀態
GB200 NVL72	72	約 120–140 kW	約 4–9%	夠用
AMD MI450 / Helios	72	約 120 kW 以上	約 11–16%	吃緊
Kyber 2 個 canister	144	約 400–500 kW	約 31%	要 flat bisection 就得上可插拔光模組
Kyber 4 個 canister	288	800 kW–1 MW	約 31%	銅 midplane 不可行

▲ 四個機櫃參照點的 GPU 數與網路功耗占比。NVL72 還在個位數百分比，到 Kyber 級跳到約 31%，這是銅轉光的分水嶺。（來源：Simple Tech Trend 自製，資料來源 OCP《Architecture Vision: Open Silicon Photonics for AI Systems》v1.0.6（2026/07）Table V）

這張表要讀的不是單一數字，而是限制條件在移動。NVL72 這一級，銅還夠用，上光的理由是「光纖設施可以沿用好幾代」和「省掉 retimer 延遲」，屬於加分題。到 Kyber 級，銅 midplane 直接失效，光變成必答題。再往後到多櫃規模，限制又會換成光本身的 radix：每顆 switch 封裝能拉出多少光纖，變成新的瓶頸。

白皮書的目標是把 Kyber 級的網路功耗占比從約 31% 壓到約 15%，以這個密度計，每櫃可以省下約 100 kW。

有兩點要提醒。第一，4 個 canister 的 288 顆配置是白皮書自己往上推 2 倍的架構極限，不是 NVIDIA 公告的產品。第二，Kyber 本身的時程已經有延後的雜音，這會讓「銅撐不住」的時間點往後挪，但不會改變方向。

5. 第三個反直覺結論：不選贏家，只定契約

讀到這裡，很多人會期待白皮書告訴你該押 CPO、NPO 還是可插拔，或是 SiPh、VCSEL 還是 micro-LED。它刻意不回答。

白皮書的方法叫「介面與契約」（envelope and contract）：只規定每個元件要符合的介面和行為，不規定怎麼做。它把光引擎分成兩個獨立的軸：

技術類別： 外部雷射矽光子（SiPh-ELS）、VCSEL、micro-LED、coherent、異質整合雷射矽光子（SiPh-IL）。
擺放類別： CPO、NPO、socketed NPO、mezzanine NPO、前面板可插拔（FPO，XPO 歸在這一類）。

任何技術類別都可以配任何擺放類別，只要鏈路預算算得過。但所有組合都接到同一套被動光纖設施：光纖、raceway、ODF、光學 faceplate。這套設施設計成跨世代沿用，224G 和 448G 兩代都不用換，只有主動的光引擎照自己的節奏更新。

這背後的邏輯很務實：光引擎技術還在快速演進，現在押單一路線風險太大；但光纖和機構件一旦裝進機房，就會用很多年。先把不會變的那一層標準化，會變的那一層留給市場競爭。 對供應鏈來說，這代表光纖管理、連接器和 FAU 這些「不性感」的環節，可能比光引擎更早被標準鎖定。我們在 Corning 把 1,152 條光纖塞進 1U 一文看過同樣的訊號：瓶頸正從晶片搬到組裝線。

白皮書也不是完全沒有傾向。它在外部雷射這一塊著墨最多，ELS cage、雷射分配與故障恢復、液冷 ELS 都有專門章節，也明確預期 ring 調變器會隨波長數增加逐步取代 MZM。外部光源的規格怎麼走，可以參考 ECOC 把 ELS 的規格線畫了出來。

6. 時程拆解：三階段演進

白皮書給了一條三階段路線，每一階段都建立在前一階段裝好的光纖設施上：

近期：scale-out 先光化。 現有的水平 tray 用 CPO 或 NPO 取代可插拔光模組，scale-up 仍然走銅。這一階段最重要的工作，是把光學 faceplate、ODF 和光纖設施先裝進去。
中期：scale-up 光化。 水平 tray 靠光互連把每個 tray 從 4 顆封裝做到 8 顆；垂直 canister 拿掉銅 midplane，scale-up domain 擴到整櫃甚至多櫃。白皮書推算 3 櫃可做到約 1,728 顆 XPU 的光 scale-up domain。
長期：立體運算陣列。 XPU 模組以三維陣列排列，用光 flyover 互連。白皮書自己也說，這只是方向，不是近期設計目標。

▲ 白皮書提出的三階段平台演進。第一階段 scale-out 光化並預裝光纖設施，第二階段 scale-up 光化、domain 擴到多櫃，第三階段走向立體運算陣列。（來源：Simple Tech Trend 自製，資料來源 OCP《Architecture Vision: Open Silicon Photonics for AI Systems》v1.0.6（2026/07）§9.4）

為什麼要把 scale-up domain 做大？白皮書引用 2025 年 Hot Interconnects 的模擬：在 32,768 顆 GPU 上訓練 4.7T 參數的 MoE 模型，把 4 個 128 顆的電互連 pod 換成 1 個 512 顆的光互連 pod，訓練時間縮短 1.55–2.71 倍，expert 數越多效果越明顯。MoE 正是前沿模型的主流架構。白皮書據此把 MFU 目標設在 55–65%，比現在高 30–70%。

7. 要保持冷靜的地方

這是願景，不是規格。 白皮書明說自己是 informative，所有「should」「must」都只是方向。真正的 Base Spec 要等 OCP 工作組成立後才會開始寫，從願景到可量產的規格，通常是以年計。
目標數字還沒經過驗證。 MFU 55–65%、網路功耗占比 15%、CPO 級 MTBF 260 萬小時以上，都是目標或模擬結果。白皮書在附錄 D 自己標了每個關鍵數字的證據狀態，有些是實測，有些是外推。
NVIDIA 不在作者名單上。 Kyber 是白皮書的主要參照點，但 NVIDIA 有自己的 NVLink 和機櫃路線。開放陣營的標準能不能變成市場主流，取決於 AMD、hyperscaler 自研 ASIC 和 UALink 陣營的實際採用。

總結

這份白皮書最大的價值，是把「光什麼時候進機櫃」從信仰問題變成一張可以算的表。它的答案是：光進 scale-up 的第一站是 switch，時間點是 204.8T / 1.6T 世代；GPU 端要等到 Kyber 這種密度，銅 midplane 失效之後。

對追蹤供應鏈的人，有兩個訊號值得盯：

204.8T switch 的 CPO 導入時程。 這是白皮書算出來銅最先失守的位置。
OCP 會不會正式成立工作組。 白皮書的目的就是催生工作組，一旦開始寫 Base Spec，光纖設施、faceplate 和外部光源的規格就會被鎖定。

下一篇我們會往下拆：一台 204.8T switch 要配多少光纖和雷射，外部光源和被動光纖設施的市場有多大，以及台廠在哪幾個環節卡位。

參考資料

Open Compute Project, Architecture Vision: Open Silicon Photonics for AI Systems, v1.0.6, July 2026. Authors: Bijan Nowroozi (Lightmatter), Mohammad Alavirad and Jian Chen (Dell Technologies), Michael Klempa and Jared Wright (Qualcomm), Jiayin Ma (Flex). Licensed under CC BY-SA 4.0.