【CPO 拆解 1/6】可插拔光模組撞牆了嗎？看懂 CPO 之前，先看懂這道牆
- 3小时前
- 讀畢需時 6 分鐘
AI 把 GPU 越堆越多，但真正先喘不過氣的不是算力，是把這些晶片「連起來」的網路。可插拔光模組（Pluggable）撐了資料中心二十年，現在同時撞上兩道牆——每一個位元的搬運功耗，以及交換器面板能塞下的頻寬密度。這道牆不是「速度不夠快」，而是「再快下去，電先燒不起」。CPO（Co-Packaged Optics，共封裝光學）就是為了拆這道牆而生，但它不是要取代可插拔，而是在 scale-up 這個銅撐不住的新戰場先站穩腳。這篇把這道牆的結構拆給你看，當作整個系列的地基。
1. 算力狂飆，但先卡住的是「連線」
過去兩年，所有目光都在 GPU：多少顆、多少 TFLOPS、多少 HBM。但一個很少被講清楚的事實是——當你把上萬顆 GPU 綁進同一個訓練任務，決定整體效率的往往不是單顆算力，而是它們之間能不能夠快、夠省地互相講話。
AI 訓練是一種「全體同步」的工作：每一輪運算結束，成千上萬顆加速器要交換梯度、對齊參數。只要互連（interconnect）拖慢一拍，昂貴的 GPU 就得空等。於是網路從幕後走到台前，成了 AI 基礎建設真正的瓶頸。
而扛著這條互連命脈的，正是光模組。問題是：這套以可插拔為核心的光學架構，正在逼近它的物理極限。
2. 大家以為問題是「頻寬不夠」，其實是「每個位元太貴」
先破除一個直覺誤解。多數人以為光模組的挑戰就是「把速度做更快」——從 400G 到 800G 到 1.6T。速度確實在推進，但那不是撞牆的真正原因。
真正的牆有兩道，而且都不是速度本身：
第一道牆是功耗。 訊號從交換 ASIC 出發，得先經過一段電氣走線（SerDes），才抵達面板上的光模組完成電轉光。速度越高、距離越遠，這段電氣搬運要付出的能量就越貴——而且不是線性變貴，是加速變貴。當單台交換器的總頻寬往上衝，光是「把電訊號送到模組」這件事，就吃掉大到荒謬的功耗預算。
第二道牆是密度。 可插拔模組再怎麼小，也得插在交換器面板上。面板面積是固定的，你能塞的模組數量有上限。當每顆晶片要求的頻寬持續翻倍，面板遲早不夠插——這是一道物理的天花板，不是工程可以無限延後的。
把這兩道牆翻成一個更精準的指標，就是「每個位元的能量」（energy per bit，通常用皮焦耳/位元衡量）。可插拔的問題不是它跑不到高速率，而是要維持那個速率、又要把電訊號拉過那段 SerDes 距離時，每個位元付出的能量降不下來。 資料中心的總功耗是有預算的，當互連吃掉的比例越來越大，留給運算的就越少——這才是超大規模業者真正睡不著的地方：他們不是缺頻寬，是缺「用得起的頻寬」。
問題不在「光跑得不夠快」，而在「電訊號被拉得太遠、又太耗電」。
把訊號的電氣路徑縮短，讓電轉光發生在離 ASIC 越近的地方——這就是 CPO 的全部動機。它把光引擎從面板搬進 ASIC 的同一個封裝載板，用縮短距離換回功耗與密度。至於這一搬帶來的封裝工法巨變，我們在本系列「封裝演進篇」有完整拆解。
3. 一張圖看懂兩種網路：scale-out 與 scale-up 的痛不一樣
要理解 CPO 會從哪裡先落地，得先分清資料中心的兩種網路，因為它們撞的牆不同。
scale-out（橫向擴展）：把一整座資料中心的機櫃、叢集橫向串起來，讓流量在機架之間流動。這是傳統的乙太網路世界，reach 從機架內到跨樓層、甚至上看數公里。這裡的痛主要是功耗與埠密度。
scale-up（縱向擴展）：在單一封裝、單一節點內，把緊耦合的 GPU、xPU、記憶體綁成一個超高頻寬、超低延遲的運算體。這裡的 reach 極短（公分到公尺級），但對頻寬密度與延遲的要求極端苛刻。
關鍵差異在這：scale-up 過去靠銅。 銅便宜、成熟、可靠，在極短距離內一直是首選。但當頻寬密度衝到 AI 叢集要求的量級，銅開始撐不住——這是物理問題：訊號速率越高，銅線的高頻損耗（skin effect 與介電損耗）越嚴重，能傳的距離就越短。想拉遠一點就得加中繼、加均衡器，功耗又補回來；想省功耗就得縮短距離，但 GPU 叢集偏偏要越接越多、越接越遠。銅被卡在「reach、速率、功耗」三者不可兼得的死角，粗纜也救不回。於是「用光取代銅」在 scale-up 變成不得不然的選項——光的損耗幾乎與速率無關，這正是它在高速長距上對銅的碾壓性優勢。
這解釋了一個容易被誤讀的產業現象：為什麼 CPO 會有人先從 scale-up 動手。 因為在 scale-out，可插拔還有一堆「續命術」可用（下一段會談）；但在 scale-up，銅已經走到盡頭，光是唯一的出路。CPO 在這裡不是「更好的選擇」，而是「幾乎沒有別的選擇」。
4. 可插拔沒有坐以待斃：LPO、LRO 與續命術之爭
如果你以為可插拔會乖乖被 CPO 取代，那就低估了一個成熟生態的求生能力。面對功耗牆，可插拔陣營端出了一整排「續命術」：
LPO（Linear-drive Pluggable Optics，線性直驅可插拔）：把耗電的 DSP 拿掉，改用線性直驅，省下可觀功耗，代價是對通道品質的要求更嚴。
LRO（Linear Receive Optics，線性接收光學）：只在接收端做線性化，是 DSP 全拿掉與全保留之間的折衷。
新調變材料與 SiPh：矽光子本身、加上薄膜鈮酸鋰（TFLN）等新材料平台，讓可插拔在能效上持續擠出空間。
這些技術的意義是：scale-out 的可插拔還有好幾年好日子可過。 它們不斷把功耗牆往後推，讓 CPO 在 scale-out 的導入被迫放慢——因為只要可插拔還能靠續命術撐住成本與功耗，資料中心就沒有動機去承擔 CPO 那套全新封裝的風險與不確定性。
同時，NPO（Near-Packaged Optics，近封裝光學）與 OBO（On-Board Optics，板載光學）扮演過渡角色：把光學從面板往 ASIC 挪近一步、但還沒完全共封裝，讓生態在 CPO 的封裝、良率、可靠度成熟前，有個中間站可站。
5. 那個沒被解決的變數：200G/lane 與 400G/lane 的分歧
在往下衝速度的路上，還有一個尚未收斂的技術分歧值得放進視野：單通道要走 200G 還是 400G。
單通道速率越高，達成同樣總頻寬需要的通道數就越少，理論上更省、更密。但速率越高，訊號完整性、調變材料、對雷射與調變器的要求都跳一個難度級。業界的普遍態勢是：200G/lane 相對成熟、與現行 AI 基礎建設相容度高，會是近期的主力；而 400G/lane 則面臨更硬的技術挑戰，導入時程會落後。 這個分歧不只影響可插拔，也直接牽動 CPO 光引擎的規格選擇——你賭哪個速率，決定你的雷射、調變器、封裝路線怎麼配。
這件事對讀者的意義是：不要被「越快越好」的直覺帶著走。 速率的每一次翻倍，背後都是一整串材料與封裝難題的連鎖——調變器要更線性、雷射要更穩、封裝的訊號完整性要更嚴、測試要更難。而產業真正的落地順序，往往是「先成熟、再最快」，不是「先最快」。所以當你看到某家宣布更高的單通道速率，值得多問一句：這是「實驗室做到」，還是「產線做得穩、成本壓得下」？兩者之間，常常隔著好幾年。
6. 現在走到哪了：CPO 是多開一個戰場，不是取代賽
把這道牆收攏回產業現況，可以這樣定位：
CPO 不是要把可插拔掃進歷史。事實上，可插拔市場在可見的未來仍會成長——CPO 該被理解成「額外多開的一個戰場」，而不是零和的替代賽。 它會先在銅撐不住的 scale-up、以及功耗density 最吃緊的 scale-out 高階場景切入，與可插拔長期並存。
而 CPO 真正要跨過的門檻，也不只是技術：要說服資料中心買單，它得證明三件事——多供應商的商業模式行得通、成本能隨規模下降、可靠度與可維修性達到營運級。這三件事任何一件沒到位，導入就會繼續延。
所以，看懂了這道牆，你就有了讀懂整個系列的座標：接下來的封裝、光源、耦合、供應鏈、各家路線，全都是在回答同一個問題——要把電轉光搬到離晶片最近的地方，我們到底還缺哪幾塊拼圖？
總結
AI 的瓶頸，正在從「算得夠不夠快」轉向「連得夠不夠省」。可插拔光模組撞上的不是速度牆，而是功耗牆與密度牆——每個位元的電氣搬運太貴、面板能塞的頻寬到頂。CPO 的全部邏輯，就是把電轉光搬到離 ASIC 最近的地方，用縮短距離換回這兩樣。但它不是取代可插拔，而是先在銅走到盡頭的 scale-up 站穩，再往 scale-out 高階場景滲透，同時被 LPO/LRO 這些續命術與 OBO/NPO 過渡技術一路拖慢節奏。下次看到「CPO 要來了」的標題，你該問的是：這一次，是哪個場景的牆先撐不住？ 看懂牆，才看得懂時機。
留言