TE 的模擬顯示，448G 的 NPC 損耗是 CPC 的兩倍，差距來自最靠近 ASIC 的 100 mm 走線。但 CPC 的代價是把連接器搬進 ASIC 封裝，熱與偏移會再花掉一部分餘量。勝負不在 dB，在封裝級組裝良率。

Meta 採購經理上台不講技術，只講下單邏輯：功耗看 SerDes 顆數，LPO／NPO／CPO 同屬 1x；NPO 先上有 pluggable 備胎的 scale-out，scale-up 仍守銅背板。最大挑戰不在光，而在 NPO 沒有標準。

448G 電介面第一次沒有單一調變：OIF 讓 LR 走 PAM6、LPO 走 PAM4，VSR 還要研究。真正決定答案的不是 SerDes，而是連接器頻寬能否在時程內跨過 112 GHz。

Avicena 的 µLED 互連宣稱不到 1 pJ/bit，但前提是把 XPU 邊緣的 SerDes 整個拿掉。偏偏它明年的第一個產品是要接回 SerDes 的 AOC。STT 拆解這個矛盾，並說明為何 HBM 的 scale-in 才是 µLED 真正的戰場。

頻寬等於每通道速率乘上通道數。往速率走撞 SerDes 的能耗地板，往通道數走撞光纖與連接器的成本——今年的新事實是後者先撞到。

達發 Q2 營收創高、EPS 5.25 元，但真正的重點是展望：光通訊 2026 翻四倍、2027 再翻三倍。這家耳機網通晶片廠，正把成長故事整個押到 AI 資料中心的可插拔光互連上。現在的現金流靠耳機，未來的想像空間全押光通訊。

可插拔光模組撞的不是速度牆，是功耗與密度牆。CPO 把電轉光搬到離 ASIC 最近處，換回功耗與密度。它不取代可插拔，而是先在銅撐不住的 scale-up 站穩。看懂這道牆，才看懂 CPO 的時機。

Marvell 用 3nm FinFET 把 212.5Gbps SerDes 推到 54.7dB reach 與 2.05pJ/bit，成為同速率下公開發表最遠也最省的一顆。過去要 reach 就得犧牲功耗的鐵律，被共享 PLL 加重度 DSP 等化打破。這對 1.6T 機櫃的線長與功耗預算，是一次結構性的鬆綽。