2026 OCP Global Summit | OIF | Nathan Tracy、Yi Tang、Cathy Liu | Defining Electrical 448G/Lane
1. 為何這場要看：OIF 定的電介面，最後會變成 IEEE 與 InfiniBand
OIF 的 CEI（Common Electrical I/O）不是小眾規格。OIF 主席、TE Connectivity 的 Nathan Tracy 開場就把歷史攤開：從 2000 年的 0.8 Gbps 到現在的 224 Gbps，IEEE、InfiniBand、Fibre Channel、Interlaken、ITU 都直接採用或參考 CEI 的電氣定義。
規格 | 單對速率 | 年份 |
CEI-28G | 28 Gbps | 2012 |
CEI-56G | 56 Gbps | 2017 |
CEI-112G | 112 Gbps | 2024 |
CEI-224G | 224 Gbps | 2026? |
OIF 的打法每一代都一樣：先發框架白皮書，讓業界用同一套語言討論，再按距離切成不同的電介面規格。224G 那一代切成五類：XSR（50 mm 封裝基板）、VSR（主板 200 mm 加模組 20 mm、1 個連接器）、MR（500 mm、1 個連接器）、LR（主板加子卡 1,000 mm、2 個連接器），以及不需要模組端 DSP 的 Linear。
我們在 ECOC2026｜快窄與慢寬吵了三小時，分水嶺是 448G 寫過，448G 是快而窄路線能不能延續的分水嶺。這場 OIF 工作坊回答的是更底層的問題：448G 的電，到底定不定得出來。
2. 時程拆解：先做 VSR 與 LR，其他變體跟著走
OIF 的 448G 時間線：
2024 年 8 月：CEI-448G 框架專案啟動
2025 年 11 月 6 日：框架白皮書 OIF-FD-CEI-448G-01.0 公開
2026 年 2 月：CEI-448G-VSR 與 CEI-448G-LR 兩個正式專案開工
框架文件列出七種潛在應用：封裝內 die-to-die（約 25 mm）、封裝內 die 到光引擎（約 50 mm）、晶片到鄰近光引擎（約 150 mm，對應 NPO）、晶片到可插拔模組（約 250 mm）、板內晶片到晶片（約 50 cm），以及跨背板與機箱間（約 1 m）。
OIF 只先開兩個專案，定位寫得很直白：VSR 是「與光學相容」，LR 是「把銅推到極限」，並註明 VSR／LR 的功耗與成本優化會帶動其他變體。換句話說，XSR、NPO 用的近距離介面、Linear，都要等這兩個主幹定下來。
▲ OIF 以 224G 路線圖為藍本，448G 第一批只開 CEI-448G-VSR 與 CEI-448G-LR 兩個專案（圖片來源：OIF｜2026 OCP Global Summit 簡報（13:18））
會後 LightCounting 的 Bob Wheeler 問：業界已有 224G 同時雙向傳輸、或 300G/lane 這類過渡方案，OIF 有沒有考慮？Tracy 的回答是沒有看到全產業層級的需求，OIF 仍走傳統的倍增路線。這等於告訴市場，過渡方案會是個別廠商的私有選擇，不會成為標準。
3. 拆解通道：餘量被誰吃掉
Cisco 的 Yi Tang（OIF 董事、PLL 工作組電氣副主席）負責回答「通道餘量去哪了」。他用一組 224G VSR 的 BGA-to-BGA 通道模型說明：這些通道在 56 GHz 附近還算平順，但過了約 80 GHz 就開始快速滾降並出現共振，到 100 GHz 已經不是平滑延伸。
▲ 448G 的 PAM6 與 PAM4 Nyquist 頻率對照連接器頻寬演進：壓接式與 CPC 已跨過 PAM6 目標，PAM4 仍要頻寬達 112 GHz（圖片來源：Simple Tech Trend 自製，資料來源 OIF 2026 OCP Global Summit 簡報）
把 448G 疊上去，問題就很清楚：
調變 | 鮑率 | Nyquist 頻率 |
224G-PAM4 | 112 GBd | 56 GHz |
448G-PAM8 | 約 149 GBd | 約 75 GHz |
448G-PAM6 | 約 179 GBd | 約 87–89 GHz |
448G-PAM4 | 約 212 GBd | 106–112 GHz |
PAM6 的目標剛好落在現有通道的滾降區，PAM4 則超出量測資料的範圍。OIF 的結論是：224G 通道不會自然長成 448G 通道，連接器、轉接結構、封裝、PCB 與線纜都要重做。
Tang 點出三個在前幾代不明顯、448G 變成主要挑戰的因素：
轉接點：ASIC 扇出、封裝到 CPC、線纜到模組，每個轉接都有阻抗不連續與多重反射。UI 變短後，反射更難容忍，餘量取決於整條互連，而不是傳輸線每吋損耗
串音與反射隨頻率上升：衰減大家都熟，但高頻段串音與反射一起上升，可用頻寬被兩頭夾擊
線對內偏移（intra-pair skew）：twinax 線纜的偏移會隨頻率變化，會造成抖動與差模轉共模。OIF 認為可能要新增規格參數，目前仍在研究
4. 拆解連接器：時程決定調變
這是整場對供應鏈最關鍵的一張投影片。OIF 框架文件整理了高速連接器的頻寬進展：
OSFP Gen2-Rev1：可用頻寬約 67 GHz，低於 448G 的 PAM4 與 PAM6 目標
OSFP Gen2-Rev2：提高到約 85 GHz，仍低於 PAM6 目標
壓接式連接器（2024 年底）：接近 100 GHz，對 PAM6 已有可用頻寬
新興 CPC 互連（2025）：插入損耗與回波損耗可用到 106 GHz 以上，為 PAM6 留出餘量，並往 PAM4 目標推進
▲ OIF 框架文件整理的連接器頻寬進展：OSFP Gen2 約 67–85 GHz、壓接式接近 100 GHz、CPC 超過 106 GHz（圖片來源：OIF｜2026 OCP Global Summit 簡報（22:46））
OIF 的措辭很謹慎：連接器持續進步，預期可以讓 448G PAM4 可行，但進步的時點會強烈影響每個介面的標準化方向。翻成白話：如果 2027 年前連接器跨不過 112 GHz，VSR 就很可能被迫走 PAM6。
CPC 的吸引力在於它把高速線纜直接接到封裝上，繞過封裝到主板的 BGA 扇出，這一段在 448G 最難控制。但 Tang 也替 PCB 留了後路：在代表性的 224G 資料中，PCB 走線的偏移變化比 twinax 小；PCB 製造成熟、成本低；更窄的 BGA 間距與更好的轉接幾何可以減少寄生效應，材料與製程控制也可能把可用頻寬往 448G 推。
5. 拆解 SerDes：工具箱只剩調變與內碼 FEC
Broadcom 的 Cathy Liu 用一張表講完 SerDes 二十年的演進：
單通道速率 | 調變 | 標稱線纜距離 | 新增技術 | 年份 |
11G | NRZ | 7 m | DFE | 2007 |
28G | NRZ | 5 m | RS FEC | 2014 |
56G | PAM4 | 3 m | 更強 RS FEC | 2018 |
112G | PAM4 | 2 m | 浮動抽頭 DFE | 2022 |
224G | PAM4 | 1–2 m | MLSE | 2026（預估） |
448G | PAM4、PAM6? | 1 m | 內碼 FEC? | 盡快 |
每一代速率倍增，銅纜距離就縮短，448G 的標稱距離只剩 1 公尺。她的判斷是 FFE／DFE／MLSE 這些 DSP 等化已經不夠，剩下兩個關鍵工具：調變與內碼 FEC。
▲ Broadcom 依拓撲拆解 448G 調變策略：LR 被動銅傾向 PAM6，VSR 待評估，LPO／LRO 必須 PAM4（圖片來源：OIF｜2026 OCP Global Summit 簡報（35:26））
調變按拓撲各自決定：
LR（被動 DAC 與背板）：通道已接近物理極限，PAM6 是好的起點，而且可能長期是主流。PAM4 要跑更長距離，得靠 AEC／ACC 這類主動銅纜
VSR（晶片到模組）：大家希望用 PAM4，因為和 400G 光通道一致；但需要嚴謹研究，證明 PAM4 在大量部署下能滿足距離與良率。反過來，主機端統一用 PAM6，再由模組內的輕量 6→4 gearbox 轉成 PAM4，就能用同一個 SerDes 模式支援被動銅、主動銅與重定時光學
LPO／LRO：模組沒有 DSP 清訊號，必須 PAM4，代價是主機端通道損耗預算要縮。NPO 與 CPO 把光引擎拉近主機晶片，才讓這條路可行
PAM6 不是免費的。它比 PAM4 多約 3.6 dB 的 SNR 損失，要靠內碼 FEC 補回來；但加 FEC 就要提高鮑率。Liu 的數字：鮑率從 165 GBd 拉到 180 GBd，理想通道只損失約 0.4 dB 淨編碼增益，長距離通道卻損失 1.8 dB，幾乎把加進去的編碼增益全部抵銷。因此 OIF 主張以淨編碼增益作為指標、偏好 t=1 或 t=2 的簡單短碼，而且內碼要緊貼 SerDes DSP，PHY 與 FEC 不能再分開定義。
6. 風險與反面論點
雙模 SerDes 不便宜：被問到能否一顆 SerDes 同時支援 PAM4 與 PAM6，Liu 的回答是「沒那麼容易」，可能要分兩套開發。這代表 IP 與晶片商的開發成本增加，也可能讓市場碎片化。
PAM6 讓光模組變貴：光學長期是 PAM4，主機端改 PAM6 就要在模組加 gearbox。Liu 稱它輕量、低成本，但只適用重定時光學，與 LPO 路線互斥。
私有過渡方案可能搶先：OIF 不做 300G/lane 或同時雙向 224G，但有急迫需求的平台可能不等標準。
連接器時程是最大變數：OIF 自己承認，連接器進步的時點會影響標準化方向；若 CPC 量產延遲，VSR 調變選擇可能延後定案。
標準定方向，節奏不在標準手上：OIF 先前在 OIF 替 AI 互連畫了張官方地圖 已替 AI 互連列出能效需求，但 448G 何時量產，最終仍由 hyperscaler 與晶片商的平台時程決定。
7. 對台灣供應鏈的意義
高速 PCB 與 CCL 材料不會被 CPC 取代，但門檻會再墊高。OIF 明說 PCB 仍值得投入，理由是成本與成熟度；但要撐到 448G，需要更窄 BGA 間距、更好的轉接幾何與更好的材料控制。這對台系 AI 伺服器與交換器板廠、高速 CCL 供應商是規格升級，不是需求消失。
連接器頻寬是本代最關鍵的瓶頸。投影片上的頻寬曲線（OSFP Gen2、壓接式、CPC）決定了 VSR 走 PAM4 還是 PAM6。台系連接器廠若要切入 448G，需要在 100 GHz 以上的頻寬與量測能力上拿出數據。
主動銅纜（AEC／ACC）的角色被 OIF 正式寫進來。LR 若要跑 PAM4 長距離，得靠主動銅纜；這延續了我們在 法說精華：Amphenol（APH）｜Q2 FY2026 觀察到的趨勢，對台系線纜組裝廠是延伸的產品線。
twinax 線纜的偏移規格可能新增。OIF 認為線纜供應商必須控制隨頻率變化的線對內偏移，規格一旦成形，線材廠的量測與製程能力會成為認證門檻。
8. 總結
這場 OIF 工作坊最重要的訊息，是 448G 不再有一個調變打天下。LR 傾向 PAM6、LPO 鎖定 PAM4、VSR 懸而未決，而決定 VSR 走向的不是 SerDes 設計，而是連接器頻寬能不能在時程內跨過 112 GHz。
時程上，VSR 與 LR 兩個專案 2026 年 2 月才開工，規格落地應以 2027 年之後觀察。接下來 12 個月該觀察三件事：VSR 的 PAM4 可行性研究結論、CPC 與新一代 OSFP 連接器的量產頻寬、內碼 FEC 的架構選擇。
448G 的勝負不在 SerDes 能跑多快，而在連接器與 PCB 能讓訊號走多遠。
本文僅供技術與產業趨勢分析，不構成任何投資建議。
留言