2026 OCP Global Summit | Wiwynn、Ayar Labs | Kinny Chen、Vishal Chandrasekar | Open Rack-Scale Optical Infrastructure for AI Scale-Up with CPO

1. 為何是緯穎和 Ayar Labs 一起上台

Ayar Labs 做光引擎與外部雷射，緯穎做機櫃與 tray。兩家把分工講得很直白：Ayar Labs 的 Vishal Chandrasekar 說，客戶的回答通常是「技術很好，證明你能在 GW 級資料中心部署」。這場演講就是那份證明。

動機來自第一張圖：縱軸是每 100 MW 的 token 吞吐量，橫軸是單一使用者每秒拿到的 token 數。64 顆 GPU 的 scale-up domain，世代更替的兩條曲線幾乎疊在一起，互動速度停在每秒約 40 token 以下；1024 顆 GPU 加 CPO 的曲線則一路延伸到約 320。投影片的結論是：1024 顆 ASIC 的 pod，預估系統效能約為最小評估配置（32 GPU）的 10 倍，而且通訊密集的工作負載受益最大。

問題是 1024 顆 ASIC 塞不進一個櫃。Chandrasekar 估一顆 GPU 約 3 kW，單是 ASIC 就約 3 MW（STT 推算）；每顆 ASIC 的 scale-up 頻寬還要再拉高，銅撐不住。兩個理由都指向同一個答案：光要跨櫃，而且要盡量貼近 ASIC。運算單位從 GPU、chassis、機櫃，走到下一代的「一排」。

2. 拆解第一層：從垂直的銅改成水平的光

現在的 in-rack scaling 是把 switch tray 夾在運算 tray 中間，用銅線垂直連起來。緯穎的設計把連線「從垂直改成水平」：運算櫃與 scale-up switch 櫃分開，橫向用光纖連。

拓撲刻意保持單層：ASIC → Switch → ASIC，和現行架構相同。代價落在交換器：scale-up switch 必須處理 1024 組雙向訊號，而且光 I/O 規格要和運算端相同。換句話說，交換器那一側要有和運算端同規格的光 I/O；STT 解讀為交換器也得走 CPO 或同等密度的光 PHY。

串起投影片數字，pod 的規模如下：

層級	數量	來源
每個 tray 的 ASIC	2 顆（共用 1 顆 CPU）	投影片第 6 頁、口頭
每個運算櫃的 tray	32 個 1OU	投影片第 5 頁
每個運算櫃的 ASIC	64 顆	STT 推算
1024 顆 ASIC 需要的運算櫃	16 個	STT 推算
每顆 ASIC 的 scale-up 頻寬	200+ Tbps	投影片第 7 頁
每個運算櫃的 scale-up 頻寬	≥ 12.8 Pb/s	STT 推算

▲ 1024 顆 ASIC 的 pod 拆成 16 個運算櫃、每櫃 32 個 tray、每 tray 2 顆 ASIC 與 16 顆 ELSFP，每櫃 scale-up 頻寬至少 12.8 Pb/s（圖片來源：Simple Tech Trend 自製，資料來源 Wiwynn、Ayar Labs 2026 OCP Global Summit 簡報）

3. 拆解第二層：shuffle box 是整套架構的關節

第二層是光纖路由。規則有四條：每顆 ASIC 都要連到每一台 scale-up switch；所有 ASIC 的 scale-up 光纖先進櫃內的 shuffle box；每個運算櫃到每個 switch 櫃至少有一對光纖；switch 櫃同樣是 32 個 1OU tray，外加一條 shuffle bus。

緯穎以 ORV3 機櫃為基準。tray 的光 I/O 先接到 patch panel（投影片列出 MPO、MMC、EBO 三種介面），再進 shuffle box，由 shuffle box 把每個運算 tray 的光纖分配到不同的 switch 櫃。

▲ 每個運算櫃內的 shuffle box 把 32 個 tray 的光纖打散，連到每一個 scale-up switch 櫃（圖片來源：Wiwynn、Ayar Labs｜2026 OCP Global Summit 簡報（第 5 頁））

這個設計的意義在於：全互連（all-to-all）的複雜度被收進櫃內的一個盒子。櫃與櫃之間只剩結構化佈線，現場可以照表施工。我們在 殺死慢而寬的不是物理，是六萬條光纖 談過，光纖數量才是 scale-up 光學真正的瓶頸；shuffle box 是系統廠給出的工程解法。

4. 拆解第三層：46.5 mm 高的 tray 裡塞了什麼

L10 tray 尺寸是 805 × 537 × 46.5 mm。Kinny Chen 說，這個高度裡要同時放進液冷、光纖管理、越來越大的 ASIC，還要維持光纖從每個光 I/O 到前面板的彎曲半徑。

tray 的組成：冷板與內部歧管、光纖與導引件、2 片 CPO ASIC 板、居中的 CPU 板、DC-SCM 與轉接板、給 scale-out 用的 OCP 3.0 NIC、12V 轉 3.3V 的電源板，以及前面板的 ELSFP 板與 16 顆 ELSFP。一個 tray 共 16 顆光引擎（2 × 8），剛好對上 16 顆 ELSFP，數量上是一對一（STT 推算，投影片未明示對應方式）。

▲ L10 tray 805 × 537 × 46.5 mm，整合 2 片 CPO ASIC 板、CPU、DC-SCM、OCP 3.0 NIC 與前面板 16 顆 ELSFP（圖片來源：Wiwynn、Ayar Labs｜2026 OCP Global Summit 簡報（第 6 頁））

投影片的五項設計考量由此而來：

• 兩個熱區：ASIC 與光引擎的熱，對上 ELSFP 雷射的溫度窗口。

• 前面板耗材：ELSFP 要能熱插拔、伸手可及，還得保留 NIC、SSD、BMC 的空間。

• 光纖即結構：彎曲半徑、保偏（PM）光纖的方向、維修預留長度。

• 破碎的供電樹：後端進來的是 48V／±400V／800V，前面板要的是 3.3V。

• 跨供應商測試邊界：光損耗可能出在不同廠商負責的多個節點。

▲ 從運算 tray、機箱光纖束、patch panel、CPO switch 櫃到機房結構化佈線，以及五項設計考量（圖片來源：Wiwynn、Ayar Labs｜2026 OCP Global Summit 簡報（第 3 頁））

STT 認為，前四項都有既有工程方法可以處理，第五項沒有。一條光路從光引擎、可拆式連接器、機箱光纖束、patch panel、shuffle box 一路到交換器，每一段都可能由不同廠商負責。損耗超標時找誰負責？演講把「部署與驗證做法」列為 call to action，代表業界還沒有共同的量測與責任分界方法。

5. 拆解第四層：封裝與散熱，光引擎不再是最脆弱的一環

封裝由 Ayar Labs 與世芯（Alchip）合作：中間是兩顆 AI die，東西兩側 HBM、南北兩側 I/O die；8 顆光引擎放在基板上，不在先進封裝的中介層上。Chandrasekar 口頭提到光引擎基於台積電 COUPE 平台（ASR 記為「Co-Op」，STT 判讀為 COUPE，投影片未標示），採微環（microring）架構、遵循 OCI MSA 光 PHY，透過 UCIe-S 和 I/O die 相連，I/O die 負責 UCIe-A 到 UCIe-S 的協定轉換。每顆加速器的 scale-up 頻寬 200+ Tbps，Chandrasekar 稱這比現有最先進的加速器高約一個數量級。光連接器可拆，光纖在 tray 組裝的最後一步才接上。另一顆類似的封裝則與創意（GUC）合作。

OCI MSA 的背景，可參考 技術文章分析｜Meta、Broadcom、AMD 聯手定義 OCI 200G 線側規範。

散熱是外界對微環最常見的質疑。這次的熱模擬條件是環境 25°C、TIM 熱導 5.2 W/mK，ASIC 冷板與光引擎冷板都採衝擊式（impingement）設計，流量都是 4.5 LPM：

元件	規格 Tj	模擬 Tj-max	餘裕（STT 計算）
SoC	125°C	112°C	13°C
HBM4	95°C	75.4°C	19.6°C
I/O die	125°C	59.9°C	65.1°C
光引擎	100°C	69.8°C	30.2°C

▲ 4.5 LPM 衝擊式冷板下，光引擎餘裕 30.2°C，SoC 只剩 13°C；光引擎冷板壓降 18.8 kPa，比 ASIC 冷板高約 68%（圖片來源：Simple Tech Trend 自製，資料來源 Wiwynn、Ayar Labs 2026 OCP Global Summit 簡報）

有一個細節值得注意：光引擎冷板的壓降是 18.8 kPa，ASIC 冷板是 11.2 kPa，同樣流量下高出約 68%（STT 計算）。光引擎雖然不熱，但它的冷板比較難推水，放大到整櫃，可能吃掉 CDU 的泵浦餘裕（STT 推論）。

6. 風險與反面論點

• 熱數據是模擬：投影片標題就是「Package Thermal Simulation」，69.8°C 是在 25°C 環境與理想 TIM 下算出來的，實際進水溫度與 TIM 老化都會吃掉餘裕。

• switch 端完全沒有展開：1024 組雙向訊號、同規格光 I/O 的交換器由誰提供、何時有，演講沒有交代，switch 櫃數量也沒給。這是整個 pod 能否成立的前提。

• 頻寬數字是口頭比較：「比現有加速器高一個數量級」沒有列出比較對象，200+ Tbps 也沒附 lane 數與單 lane 速率。

• 跨供應商測試邊界只提出問題：call to action 列了共同實體介面、部署驗證流程、系統遙測、參考機櫃設計四項，但都還是議題，沒有時程。

• 封閉方案可能先到：若 GPU 大廠自己出整櫃方案，開放的參考機櫃就會變成第二選擇。不同 scale-up 路線的取捨，可參考 銅纜撐不住 AI 之後：scale-up 光互連的七條路。

7. 對台灣供應鏈的意義

• 緯穎（Wiwynn）是這套架構的系統定義者。L10 tray、shuffle box 與 patch panel 的配置出自它的設計，並以 OCP 的 ORV3 機櫃為基準，展場 C74 攤位展出可運作的 CPO tray。STT 的判斷是，當 scale-up 變成一排機櫃的工程，ODM 的角色會從「組裝」往「定義光路與驗證邊界」移動，這是附加價值較高的位置。

• 世芯（Alchip）與創意（GUC）是 ASIC 端的合作夥伴。兩家都被 Ayar Labs 在演講中口頭點名（投影片未列），顯示 CPO 封裝已進入 ASIC 設計服務廠的專案範圍，不再只是交換器晶片廠的專案。

• 台積電 COUPE 是光引擎的平台。依演講口頭說法，Ayar Labs 的光引擎基於 COUPE，這套 CPO 的量產節奏因此和台積電矽光子平台的進度相連。

• 台廠應優先投入的是「跨供應商測試邊界」。誰能提出可被採用的光損耗量測與責任分界方法，誰就能在參考機櫃規格中卡位。

8. 總結

這場不到 14 分鐘的演講，把 CPO 的討論從「光引擎會不會太熱」推到「一排機櫃要怎麼接」。晶片端的答案已經有了：光引擎餘裕 30°C，比 SoC 還寬。剩下的挑戰全部落在系統：switch 端的同規格光 I/O、shuffle box 的全互連佈線、46.5 mm tray 裡的光纖彎曲半徑，以及責任難以界定的跨廠光損耗。

STT 的判斷是：CPO scale-up 在 2027 到 2028 年的量產瓶頸，不在光引擎，而在機櫃層的測試與驗證。觀察指標有三個：OCP 是否發布 scale-up 短距光互連的參考機櫃規格、規格中的 shuffle box 與 patch panel 是否沿用緯穎的設計、以及搭配 1024 組雙向光 I/O 的 switch 何時公開。

光引擎證明了自己不怕熱，接下來要證明的是，光纖從晶片走到交換器的每一段，都有人負責。

本文僅供技術與產業趨勢分析，不構成任何投資建議。