技術文章分析｜Winzer 把 AI 叢集的 I/O 瓶頸講透了：為什麼銅纜撐不住、WDM 打不贏、CPO 是唯一出口
- 7月1日
- 讀畢需時 10 分鐘
Nubis 的 Peter Winzer 在這篇 SPIE invited paper 裡，用一張「剪刀差」圖把整個 AI 叢集互連的困境釘死——AI 參數量以每年約 2000% 狂飆，但餵資料進去的 I/O 頻寬每年只長 20%。他接著用 Roofline 模型、NVL72 的三層 I/O 階梯、fan-out 拓樸、能耗曲線，一路推到一個很有稜角的結論：scale-up 網路的銅纜距離牆，才是這一代 AI 叢集真正的天花板；解法不是 WDM、不是重定時光模組，而是「假裝成銅纜」的線性光學（LPO / CPO）。 這篇不是新技術發表，而是一份把「為什麼是現在、為什麼是這條路」講清楚的架構級判讀，值得逐圖讀完。
1. 論文背景
作者 Peter J. Winzer 是光通訊圈的重量級人物——長年在貝爾實驗室做高速傳輸、拿過 OFC / ECOC 一堆最佳論文，現在是新創 Nubis Communications 的核心。這篇《High-density High-Speed Linear I/O For AI Clusters》是 2025 年 SPIE Photonics West（Next-Generation Optical Communication XIV，Vol. 13374）的 invited paper，共同作者是 Nubis 的 D. J. Harding。
會挑這篇出來拆，不是因為它有什麼驚人的新元件數據，而是因為 Winzer 把「AI 叢集為什麼非走光互連不可」這件事，用第一性原理從頭推了一遍。市面上談 CPO 的文章很多，但多半停在「銅纜快到極限了」這種口號；Winzer 這篇難得地把每一個「為什麼」都補上了物理與系統層的論證。對想搞懂共封裝光學（Co-Packaged Optics, CPO）產業邏輯的人，這是一份少見的骨架級教材。
2. 這篇到底在解決什麼問題
一句話：在一個由數十萬顆加速器（xPU）組成的 AI 叢集裡，I/O 該給多少、走幾公尺、用什麼介質、耗多少電，才不會讓昂貴的算力被「餵不飽」而閒置？
Winzer 把它拆成五個問題：一顆 xPU 需要多少 I/O 頻寬？要粗管子還是要扇出？連線該支援多長距離？需要多高的 I/O 密度？每個 I/O socket 能分到多少功耗與成本？這五問，正好對應到後面六張圖。
3. Figure 1：AI 參數以 2000%／年狂飆，I/O 只有 20%
這張圖展示了整篇論文的驅動力——一組資訊科技各項指標的長期成長曲線（對數 y 軸，斜率即成長率）。
把幾條線攤開看，落差大到荒謬：每通道（per-lane）互連速度——也就是 Ethernet、PCIe、HBM 這些——長期只有約 20%／年；Ethernet 交換容量約 40%／年；微處理器的浮點運算能力（Flops/s）約 75%／年。而 AI 模型參數量，是每年約 2000%（每兩年 400 倍）。
算力每年長 75%，餵資料的管子每年只長 20%。這條剪刀差，就是這一代 AI 基建所有痛苦的源頭。
Winzer 很誠實地補了一刀：這種爆炸式成長遲早會飽和（Netflix 串流、無線網路當年都經歷過），但即使飽和，前面幾年累積的落差也夠支撐技術供應鏈追趕好多年。換句話說，這不是短期題材，是結構性的長期缺口。I/O 就是那個被點名要追上來的「支援技術」。
4. Figure 2：一顆 GPU 的 I/O 是三層階梯，每往外一層掉 10 倍
這張圖左邊是 Roofline 模型、右邊是 NVIDIA NVL72 的叢集架構，兩者要合起來看。
左圖（Roofline）先回答「I/O 到底夠不夠」。系統效能取決於三件事：處理器算力 CP、I/O 頻寬 B、以及演算法的運算密度 I（每 Byte I/O 做幾次運算，Flops/Byte）。當系統被 I/O 卡住時，實際算力只有 I×B，遠低於處理器帳面的 CP——貴鬆鬆的 GPU 因為資料進不來而空轉。圖中橘線就是一顆 Nvidia B200，很清楚落在「I/O 受限」的斜坡上，Google TPUv1 也是。這用數據坐實了「很多 AI 平台確實被 I/O 綁死」。
右圖（NVL72）則揭示一個關鍵結構：一顆 GPU 的 I/O 是分層的階梯。以 B200 為例——
對自己封裝內 192 GB 記憶體：8 TB/s，也就是 64 Tbps
對 scale-up 域（同機架 72 顆 GPU、18 顆 NV Switch）：每顆 7.2 Tbps（走被動銅纜）
對 scale-out 域（跨機架、5184 顆 GPU 的叢集）：每顆只剩 800 Gbps（走單模光纖）
每往外一層，頻寬掉約 10 倍。這個 64T → 7.2T → 0.8T 的階梯，就是理解後面所有取捨的地基。順帶一提，scale-up 域的總頻寬達 518 Tbps，兩級 scale-out 網路總頻寬超過 8 Pbps——這尺度已經不是「網路」，是一座會呼吸的資料中心。
這套 scale-up／scale-out 的分層邏輯，我們在 光通訊封裝大轉場（二）：CPO 三段式進化 有完整拆解，可搭配一起看。
5. 距離牆：銅纜把 scale-up 鎖進單一機架，代價是 120 kW
Figure 2 右圖那張被動銅纜的照片（inset）不起眼，卻是整篇最狠的一段論證的起點。
為什麼 scale-up 要用被動銅纜、scale-out 才用光？因為 scale-up 的頻寬需求是 scale-out 的 10 倍，銅纜又便宜又省電，能扛則扛。但銅纜的代價是距離：在 200 Gbps／lane 下，被動銅纜大約只能拉 1 公尺。這 1 公尺，直接決定了 scale-up 域只能塞進「一個機架裝得下的 GPU 數」。
於是 NVL72 為了把 72 顆 GPU 硬塞進一個共享記憶體域，把 120 kW 的硬體壓進單一機架——這是誇張到會出散熱與供電問題的功率密度。而且情況只會更糟：一旦 SerDes 從 200 Gbps／lane 跳到 400 Gbps／lane，銅纜可拉的長度至少再砍一半，同樣 72 顆 GPU 的機架功率密度至少再翻倍。
Marvell 在 Computex 把這條物理時刻表講得更白，我在 Computex 2026 Keynote：銅牆正在移進機架 有整理。要突破這道牆有兩條路：
主動銅纜（Active Copper Cable, ACC）：低功耗、低成本，可把 scale-up 域的 GPU 數擴大最多 6 倍。銅纜陣營怎麼把「可靠度」做成生意，可參考 法說精華：Credo（CRDO）。
CPO：直接抹掉 scale-up 與 scale-out 在「距離」上的區別。單模矽光子介面天生就有數公里的觸及範圍（通常規格化為 2 km），足以在單層樓內串起接近百萬個機架。一旦 GPU 介面轉 CPO，scale-up 域的大小就不再被距離綁死，改由延遲、扇出、交換基數（radix）決定——在 5 ns／m 的光纖延遲與 1024 的 radix 下，單跳共享記憶體域理論上能撐到 1024 顆 GPU。
這才是 CPO 對系統的真正價值：它不是「把銅換成光」，而是把整個 scale-up 的空間天花板拆掉。
6. Figure 3：全 fan-out 網路，為什麼單波長打爆 WDM
這張圖展示了一個對光模組陣營殺傷力極大的論點——AI 叢集要的是扇出（fan-out），不是粗管子。
NVL72 裡每顆 GPU 不是靠一條大水管連到對方，而是扇出到一大堆交換機，讓任意兩顆 GPU 都能在「單跳」內互通。關鍵數字：每一條點對點連線只有 2×200 Gbps = 400 Gbps 全雙工，不論 scale-up 或 scale-out 都一樣。這帶來兩個對技術選型的致命影響——
用大規模分波多工（WDM）把一顆 GPU 的頻寬聚合成一根粗管子，根本不適合 AI 叢集。
大規模平行的低速傳輸，又跟標準網路協定（Ethernet、InfiniBand、NVLink、PCIe）天生不相容，也不適合。
圖裡拿 512 顆 xPU 經 16 台交換機的 fan-out 為例：用單波長多光纖方案，只要一次簡單的「光纖洗牌」（fiber shuffle）就能實現想要的拓樸；換成 16 波長 WDM 方案，每條連線都得先解多工、洗牌、再重新多工——憑空多出一堆複雜度與光損耗。
在 AI 叢集裡，把頻寬聚合成粗管子是反向操作。單波長、空間平行，才是對的方向。
這裡有個很值得玩味的產業張力：Winzer 明確押注單波長，但 NVIDIA 在 ECTC 端出的卻是 DWDM 雷射陣列路線。這條路線之爭我在 ECTC 2026｜NVIDIA｜光不應該被強制轉成電再轉回光 有拆，兩篇對照著讀，會更清楚這場賭注的兩面。
7. Figure 4：LPO 與 CPO 的真正殺招——「假裝成銅纜」
這張圖左表 + 右圖，是理解「為什麼是 LPO／CPO 而不是傳統光模組」的核心。
左表列出各介面的能耗與觸及距離：被動銅纜 0 pJ/bit（但只有 1 m）、主動銅纜約 1.6 pJ/bit（3–4 m）、重定時光學（retimed optics）高達近 20 pJ/bit、線性可插拔光學（Linear Pluggable Optics, LPO）約 10 pJ/bit、CPO 約 6 pJ/bit（含雷射，2 km）。
差距為什麼這麼大？Winzer 點出關鍵心法：讓光學介面在 xPU 的 SerDes 眼中「看起來像一條被動銅纜」。現代數位 SerDes 的等化（equalization）能力極強，強到不只能修電路走線的失真，連光鏈路本身、以及遠端接收器到對方 ASIC 之間那段電路的失真，都能一併吃掉。既然 SerDes 能自己扛等化，那模組裡那顆又貴又耗電的重定時晶片（retimer）就是多餘的——把它拿掉，就是 LPO；連封裝都省掉、直接貼上 ASIC，就是 CPO。
先進 CPO 今天已做到 6 pJ/bit（含雷射的 3 dB 光鏈路預算），若把雷射外置（disaggregate）到更好散熱的地方，貼在 host ASIC 旁的「CPO 本體」功耗可壓到約 4 pJ/bit——跟驅動它的 SerDes 差不多。 用 B200 算：7.2 Tbps 的 scale-up I/O 多花 4 pJ/bit，換算約多 30 W，只佔 GPU 那 1000 W 的 3%，幾乎可忽略。
右圖則是一記警鐘：光模組能耗長期以「每 10 年降 10 倍」的節奏改善，但走到 8×100G、8×200G 這一代突然掉出歷史軌跡、降不動了。要繼續往下壓，就得把 retimer 拔掉走 LPO——這不是選配，是延續能耗曲線的必要動作。超低功耗 CPO 做到 6 pJ/bit，正好把曲線接回它該在的位置。
8. Figure 5：Nubis XT1600——把 beachfront 密度逼到 230 Gbps/mm
這張圖展示了 Nubis 自家的 XT1600 模組，一個 16×100 Gbps（全雙工）的近封裝光學（NPO）／CPO 模組，也是全篇唯一的「實體交付物」。
為什麼密度是死穴？因為今天的架構走「邊緣逃逸」（edge-escape），I/O 全靠晶片邊緣那條「岸線」（beachfront）擠出去，所以 beachfront 密度（Gbps/mm）才是關鍵指標。攤開數字：可插拔光模組頂多 70 Gbps/mm（1.6T OSFP）；先進數位 SerDes 約 1 Tbps/mm；UCIe 這種 die-to-die 短距介面更達約 5 Tbps/mm。光學若還停在 70 Gbps/mm，就會變成整個系統的瓶頸。
XT1600 的解法是用「面積」補「岸線」：它的收發矽光子晶粒只有 6.9 × 8.5 mm，卻做到 230 Gbps/mm 的淨 beachfront 密度；靠垂直光纖逃逸，模組還能做 2D 堆疊（N 排），N=4 時逼近 1 Tbps/mm——直接追上數位 SerDes 的量級。整顆封裝好的可插拔模組是 15 × 15 mm，淨密度仍逾 100 Gbps/mm。圖中還示範了 6 顆模組 2D 拼成 10 Tbps 的超密叢集，以及 5 顆模組上一張 PCIe 卡做到 8 Tbps。
9. Figure 6：沒有全能選手，缺的是一個標準化 socket
這張技術權衡表，是整篇的收束——它把所有 I/O 選項攤在七個指標上打勾打叉，結論很殘酷：沒有任何一種技術全部達標。
逐項看：重定時可插拔模組（DSP、LRO）輸在功耗、重定時延遲、密度；LPO 靠拿掉 retimer 解決了延遲與功耗，卻輸在密度；被動銅纜（DAC）輸在距離與密度，fly-over 銅纜補上密度卻犧牲了連接器標準化；NPO／CPO 這邊，快速（fast）I/O 幾乎全部達標，唯一的缺口是「沒有標準化的機械 socket 介面」；而慢速、超慢速的 CPO／NPO 則跟 scale-up 協定不相容。
所以真正卡住量產的，不是光學做不出來，而是大家還沒有一個共通的機械插座。好消息是：光互連論壇（Optical Internetworking Forum, OIF）正在制定一個能讓 fly-over 銅纜與 NPO／CPO 共用同一個機械 socket 的標準，一旦落地，這兩種技術的組合就會成為未來 AI 叢集網路的關鍵拼圖。
這場「標準化 socket 之爭」正是 scale-up 新標準戰的核心，延伸可看 XPO 是什麼？OFC 2026 聲量最大的 scale-up 新標準。
10. 產業連結：距量產多遠、誰在受益
把六張圖串起來，Winzer 給的產業路線圖其實很清楚：
短期（現在～1 年）：ACC 是 scale-up 延伸的過渡解，低風險、低成本、把 scale-up 域撐大最多 6 倍，銅纜與訊號調節（retimer／gearbox）陣營仍有肉可吃。這也解釋了為何近期市場對 ACC／AEC 的評價在升溫。
中期：LPO 先上——因為它是「延續能耗曲線」的必要動作，且不需要動封裝，導入摩擦最小。真正的 gating 是那個 OIF 共通 socket 標準。
終局：GPU 介面轉 CPO，scale-up／scale-out 的距離區隔被抹平，共享記憶體域改由延遲與 radix 決定。誰受益？掌握單模矽光子、高密度光纖耦合／逃逸、外置雷射光源的環節——這正好是 CPO BOM 裡最難、也最值錢的三塊。
值得提醒的是反面風險：Winzer 站在 Nubis（單波長、線性光學）的立場，論證自然偏向「單波長打贏 WDM」。但 NVIDIA 的 DWDM 陣列路線並沒有退場，且擁有生態系話語權。單波長 vs WDM 這場賭注還沒收官，讀這篇時要記得作者的屁股坐在哪。
總結
這篇論文最大的價值，不在任何單一數據，而在它把「AI 叢集為什麼非走線性光學不可」的完整因果鏈補齊了：從參數量的剪刀差（Fig 1）→ 三層 I/O 階梯（Fig 2）→ 銅纜的距離牆（120 kW 的代價）→ fan-out 讓 WDM 出局（Fig 3）→ 「假裝成銅纜」壓低能耗（Fig 4）→ 用面積換 beachfront 密度（Fig 5）→ 最後卡在一個還沒生出來的標準化 socket（Fig 6）。
如果只帶走一句話：這一代 AI 叢集的天花板不是算力、不是記憶體，而是 scale-up 的那 1 公尺銅纜；誰先把這 1 公尺用低功耗的光學換掉，誰就重新定義了「一個共享記憶體域能有多大」。 而那把鑰匙的名字，叫線性光學。
參考資料
P. J. Winzer and D. J. Harding, "High-density High-Speed Linear I/O For AI Clusters," Proc. of SPIE Vol. 13374, 133740F (2025). DOI: 10.1117/12.3045631
A. Gholami, "AI and Memory Wall," https://arxiv.org/pdf/2403.14123
P. J. Winzer, "The Future of Communications is Massively Parallel," J. Opt. Commun. Netw. 15, 783 (2023)
S. Williams, A. Waterman, D. Patterson, "Roofline: An Insightful Visual Performance Model," Communications of the ACM, 52(4), 65-76 (2009)
NVIDIA GB200 NVL72，https://www.nvidia.com/en-us/data-center/gb200-nvl72/
S. T. Le et al., "1.6-Tbps Low-Power Linear-Drive High-Density Optical Interface (HDI/O) for ML/AI," Proc. OFC, Th4C.4 (2024)
留言