ECTC 2026 | NVIDIA | 光不應該被強制轉成電再轉回光：NVIDIA 的 DWDM 雷射陣列為何改寫光互連的經濟學

2天前
讀畢需時 6 分鐘

NVIDIA 發表首款生產就緒的 8 通道 DWDM 雷射陣列（ELSFP 模組），瓦斯效率達 7.2%、通道功率偏差控制在 ±0.8 dB。這不只是工程成就，而是宣示光互連終於脫離實驗室，準備成為 AI 加速器基礎設施的標配。關鍵洞察：雷射模組效率與通道功率均勻度是 DWDM 鏈路總能耗的主導因素，控制好這兩個變數，能讓光互連在高密度、長距離場景下打敗銅線 10 倍以上。

1. 銅線碰到天花板，光互連成了唯一出路

AI 訓練與推理的爆炸性成長，讓 GPU 間高頻寬、低延遲通訊變成剛需。NVIDIA 的 NVLink 已經從帕斯卡時代的 160 GB/s 躍進到 Blackwell（2024）的 1.8 TB/s，預期 Vera Rubin（2026）更將攀升到 3.6 TB/s。

看起來堂皇，但問題來了：銅線互連面臨四座大山——

通道損耗（channel loss）隨距離呈指數成長
功耗密度無法再降（功耗對溫度指數關係）
再平衡器（retimer）延遲累積，與低延遲目標逆行
機櫃邊界頻寬密度受限於銅線佈線空間

換句話說，NVIDIA 已經摸到銅線的物理極限。當電互連的成本與能耗無法再優化，唯一的破局方式就是換一套介質——光。

Blackwell 相比 Hopper 實現了 50 倍性能/瓦特提升和 35 倍成本/token 下降，但電互連已達極限圖片來源：ECTC 2026 NVIDIA 論文 - Figure 1

2. DWDM 不只是波長複用，而是能耗與延遲的重新分配

很多人誤會 DWDM（密集波長分複用）只是在光纖上送更多波長，讓單根纖維跑更多流量。實際上，DWDM 的深層驅動力是能耗與延遲的架構重構。

NVIDIA 的設計採取「時鐘轉發」架構（clock-forwarding）：一條波長只負責轉發時鐘訊號，其餘 7 條走數據。這樣做有三個妙處——

時鐘抖動可被動追蹤：接收端時鐘與數據時鐘路徑刻意對稱，時鐘展開（clock skew）與數據抖動相關聯，無需複雜的均衡器（DFE/FFE）
延遲大幅下降：銅線互連通常要複雜的多準位編碼（PAM4）+ FEC 解碼，導致多奈秒級緩衝；而 DWDM 用 NRZ 單準位，直接省掉編碼/解碼環節
能耗效率凸顯：轉發時鐘只是轉發，數據通道無需支援寬帶抖動消除，結果是收發端電路複雜度與能耗都能大幅縮水

這就是為什麼 DWDM 在「密集微互連」場景下，比單波長 200 Gb/s 互連便宜。光學不是萬能藥，但在架構上選對組織方式，就能把光的優勢放大 10 倍。

3. 雷射效率與功率均勻度：兩個被低估的殺手級變數

NVIDIA 做了一個關鍵的系統級仿真，拆解 DWDM 鏈路中每個元件對總能耗的貢獻。結果非常清晰：決定能耗的不是光學元件的花俏程度，而是兩個看似樸素的數字——

雷射模組效率（ηeff）：每瓦驅動功率能產生多少光功率。NVIDIA 的測量顯示，當效率低於 10% 時，雷射本身的功耗會與收發電路功耗相當。往上優化到 15%，雷射功耗才開始被邊緣化，電路能耗才成為瓶頸。

通道功率偏差（ΔPλ）：8 個通道的光功率不一致有多嚴重。在 DWDM 系統裡，最弱的通道決定整體鏈路預算。如果有通道弱了 1 dB，其他 7 個通道就得增加功率來補償，結果是整體功耗被無謂地拉高。

左圖展示 ΔPλ 超過 1.6 dB 時雷射會主導鏈路總能耗；右圖顯示 CS 誤差超過 ±10 GHz 會引入顯著串擾圖片來源：ECTC 2026 NVIDIA 論文 - Figure 7

NVIDIA 的克制設計告訴業界一個真理：追求高效率而不是高功率，追求均勻度而不是峰值。這就像調音師的哲學——不是把某個頻率調到最高，而是讓所有頻率達到和諧。

4. 從實驗室到工廠：ELSFP 模組的硬體承諾

紙上談兵只是開始。NVIDIA 與 Lumentum 協作，把 8 通道 DFB 雷射陣列裝進 ELSFP（外部雷射小型可插拔）模組。這是一個關鍵的工業化信號。

硬體亮點：

200 GHz 通道間距：業界標準，允許更多波長在 C 波段（1530-1565 nm）內共存
100 mW 輸出功率：足以支撐長距離互連（10-20 米房間內佈線）
AR/AR 反射鍍膜（而非傳統 AR/HR）：嵌入 SOA（半導體光放大器）後，雙 AR 設計讓雷射波長幾乎完全由光柵週期決定，抑制波長拉動效應（wavelength pulling），結果是 ΔPλ 控制在 ±0.8 dB、通道間距誤差僅 ±16 GHz
n-modulation doped MQW：刻意設計量子井的摻雜分佈，讓增益頻譜在整個 O 波段平坦，避免某些波長因材料增益低而效率下滑

n-modulation doped MQW 與 AR/AR 反射膜是實現 ±0.8 dB 功率均勻度的兩大功臣圖片來源：ECTC 2026 NVIDIA 論文 - Figure 3

模組化：熱電冷卻（TEC）的兩面刃

模組用 TEC 來穩定雷射溫度，但 TEC 本身也是功耗黑洞。每升高溫差 1°C，TEC 功耗會指數增長。NVIDIA 的分析表明，當 ΔT（雷射結與散熱器溫度差）超過 23°C 時，TEC 功耗就會顯著拖累整體能耗。結論是：未來高級冷卻方案（液冷、直接接觸）會變成光互連的必選項，不是錦上添花。

5. 產業連結：AI 晶片供應鏈的下一個戰場

NVIDIA 這項發表不只是一篇論文，而是一個產業訊號。

誰會受益：

矽光子設計廠（如 Broadcom、Marvell）：DWDM 雷射陣列的上游整合選項更清晰，光模組 IP 可以更肆無忌憚地射頻化
光模組廠（如 Coherent、II-VI、Lumentum）：ELSFP 標準化意味著量產預期明確，投資收益率會大幅改善
晶片封裝廠（如日月光、TSMC 後道）：CPO（共封裝光學）方案不再是 R&D 樣品，會逐漸流入製造產能規劃
散熱與供電方案商：光互連的功耗與溫度需求與傳統 GPU 不同，新的熱管理架構會成為差異化點

時間軸：

2024 年：Blackwell 初代（電互連為主），光互連為研究課題
2025 年：Vera Rubin 及其後繼產品，光互連開始滲入機櫃內部鏈接
2026 年後：光互連成為 AI 基礎設施的邊界路由層（inter-rack）必配

6. 冷靜看待：光互連的三大現實限制

不要被技術突破沖昏頭。NVIDIA 論文也坦誠三個現實瓶頸——

相對強度雜訊（RIN）仍有優化空間：NVIDIA 的 <-130 dBc/Hz RIN 對 16 Gb/s 還足夠，但 32 Gb/s per λ 系統可能需要更低 RIN 來保持誤碼率裕度
模組效率 7.2% 仍遠低於理論極限：主要瓶頸是轉換損耗和寄生功耗，不是根本限制；未來有 2-3 倍提升空間
熱管理架構尚待標準化：TEC 模型在大規模陣列下的可靠性、壽命預測仍需驗證；液冷方案與光學介面的相容性也在探索期

總結

NVIDIA 的 DWDM 雷射陣列標誌著光互連從實驗室原型進入製造就緒階段。它不是說光互連完全超越銅線——而是宣示，在特定架構與應用場景（AI 機櫃內部高密度互連）下，光互連已經不只是理想，而是經濟上必然的選擇。

關鍵轉折點在於：NVIDIA 不是硬推光互連，而是先通過系統級仿真量化成本驅動力，再用工程設計（n-mod MQW、AR/AR、SOA 整合）把這些驅動力物理化。這正是重新界定一個產業的方式——從「有沒有可能」轉向「何時普及」。

接下來 6 個月的看點：Coherent、Broadcom、日月光這些供應鏈上的廠商會如何呼應？光互連是否會如期進入 Vera Rubin 等下一代 GPU 的商業部署？這些問題的答案，會決定 2026-2027 年光通訊版圖的重構。

參考資料

Mehta, N., Lopes, W., Lee, B. G., Gray, C. T., & Hatai, R. (2026). "Design and Packaging of a DWDM CW-DFB Laser Array for Co-Integrated Optical Interconnects." 2026 IEEE 76th Electronic Components and Technology Conference (ECTC), pp. 79-84. DOI: 10.1109/ECTC51846.2026.00021
NVIDIA Research. "NVIDIA Vera Rubin NVL72: Building the next frontier of AI." Retrieved from NVIDIA Newsroom, Feb 2026.
Song, S., et al. (2026). "A 32 Gbps/λ 256 Gbps/Fiber Half-Rate Bandpass-Filtered Clock-Forwarding DWDM optical link in 3D-stacked 7 nm EIC/65 nm PIC Technology." International Solid State Circuits Conference (ISSCC), San Francisco, CA.