ECOC2026 | 資料中心要幾十億顆雷射，卡住的卻是「接上去」那 5 分鐘

7分钟前

讀畢需時 12 分鐘

ECOC 2026 的第一個週日早上，組織方排了一場橫跨 3.5 小時、11 位講者的 workshop：Su1-A／Su2-A「Light sources for next-generation optical communication systems for AI datacenters」。上半場找來 Cignal AI、Oracle、華為、AMD 與哥倫比亞大學談系統需求，下半場請 UBC、Quintessent、Photon Bridge、NTT、Chalmers 與 III-V Lab 談元件技術。

把兩個半場的投影片攤開比對之後，會發現這場 workshop 真正在吵的，根本不是「哪顆雷射比較好」。

光源的討論已經換軌：從「這顆雷射的效能如何」變成「這顆雷射住在哪裡、壞了怎麼換、能不能做出幾十億顆」。組織方開場第一張圖就把 scale-out → scale-up → CPO/NPO → optical I/O 的內移路徑畫出來，並直言「這個尺度改變了關於光源的整個討論」。
成本的 80% 不在雷射晶片，在封裝、組裝與測試。UBC 的 Lukas Chrostowski 給出的數字是：主動對準加固化，每個連接 5–10 分鐘；八通道就是 40–80 分鐘的序列式組裝。這才是「幾十億顆雷射」真正的天花板。
兩份規格的墨水都還沒乾：OCI 200G Line Interface v1.0 落在 2026 年 3 月 11 日，Open CPX v1.0 是 2026 年 9 月 16 日——workshop 前四天。產業正在用標準把「外部光源」這條路先鋪死。
但「慢而寬」把問題又丟回雷射。要做 8λ、16λ、32λ 甚至 128λ，雷射就從「一顆零件」變成「一整個子系統」；Quintessent、Photon Bridge、Chalmers、NTT 四家給的是四種完全不同的解法。
整合的真正價值是 18 dB。NTT 用一張光功率預算圖把帳算完：外部高功率光源要從 +15.5 dBm 起跳，整合式膜雷射只要 −2.5 dBm，差額幾乎整個被 1×8 分光器的 9 dB 吃掉。

1. 這場 workshop 為什麼值得看：光源的討論換了

組織方 Abdul Rahim（PhotonDelta）、Despoina Petousi（ADTRAN）、Wei Shi（U Laval）與 Wilfried Maineult（Coherent）在開場就把立場講清楚。第二張投影片標題直接寫「Scale Changes the Debate」，配一條由左到右的時間軸：scale-out（機櫃對機櫃）→ scale-up（supernode 內部）→ CPO／NPO（靠近交換晶片）→ optical I/O（靠近 XPU）。

光正在一格一格往運算核心內移。而每往內移一格，同一個系統裡需要的光連接就從「幾千條」跳到「幾萬條」。

當數量級變了，評估標準也跟著變。 組織方那句話值得原文照抄：問題已經不是光源本身的效能，而是「在一個給定的系統架構裡，要怎麼用某種光源，同時交出效能、可擴展性，以及對的成本點」。

那張投影片上還有一張刻意留白的表格，欄位是 SiPh + CW Laser／VCSEL／MicroLED，列是能效、有效距離、延遲、每位元成本、技術成熟度。整場 workshop，就是在試著把那張表填滿。

光學正一格一格往運算核心內移：scale-out → scale-up → CPO/NPO → optical I/O，同時把三種光源路線放上待填的對照表

2. 需求端把話講得很死：不要效能冠軍，要不會壞的那顆

Session I 四家需求端單位，論述角度完全不同，但結論驚人地一致。

Cignal AI 的 Scott Wilkinson 負責把量級講清楚。 2030 年每年出貨的 400G 以上資料中心光模組將超過 1.6 億顆；800G 出貨在 2027–2028 見頂，峰值是 400G 峰值的三倍以上；ELSFP 外部光源模組（每顆內含 8 顆雷射）從 2026／27 年的約 25 萬顆，長到 2030 年的 400 萬顆以上；CPO 埠數從 2026 年約 100 萬埠長到 2030 年約 3,350 萬埠；OCS 埠數 2030 年超過 4,000 萬。

他也順手補了一刀：InP 的需求已經造成全球性短缺，有廠商宣稱要在 18 個月內把 InP 產能翻三到四倍。這條線我們在禁得了模組，禁不了基板：光通訊的勝負手已經下移到磷化銦有完整拆解。

把 Cignal AI 給的四個量級數字排在一起——1.6 億顆模組、400 萬顆 ELSFP、3,350 萬 CPO 埠、4,000 萬 OCS 埠

Oracle 的 Mark Filer 則交出了整場最具體的「教訓」。 OCI 的 AI 叢集從 2020 年的 16,384 顆 GPU 長到今天單一叢集 131,072 顆，NIC 速率從 25 Gbps 走到 1,600 Gbps，網路叢集效能等效成長 256 倍。在這個尺度下，他點名了一個被低估的問題：雷射模態跳動（mode hopping）。

跳模會造成波長突然偏移、SMSR 劣化、不可糾錯的誤碼，最後表現成 link flap。Oracle 的建議很具體：針對使用非冷卻雷射的可插拔模組，製造端要把「固定溫度點量測」換成「溫度與電流掃描」，並在雷射、CoC、模組三個階段都監控 SMSR 與波長，最後用模組級溫度循環加流量測試確認；為了控制成本，先聚焦 45–70°C 的 case 溫區間。

他還順手打破一個業界迷思：CW 雷射其實是低 FIT 元件。引用 Meta 在 OCP 2025 的資料，400G FR4（以 EML 為主）的失效 pareto 由製造問題（PCBA、打線）主導，雷射二極體失效極少；Google 的資料更直接寫「沒有雷射可靠度失效，韌體才是頭號問題」。「雷射是系統裡最不可靠元件」這個說法，來自直調雷射（DML／VCSEL）的經驗，不該套到 CW 身上。

溫度掃描下的中心波長與 SMSR 曲線，紅線上那些突兀的垂直跳躍就是模態跳動；固定溫度點的出廠檢查抓不到

AMD 的 Haisheng Rong 把數字對到機櫃層級。 Helios 開放機櫃：2.9 EFLOPS 算力、31 TB HBM4、260 TB/s scale-up 頻寬、43 TB/s scale-out 頻寬。能效階梯很乾脆：可插拔模組 >15 pJ/bit、板上光學（OBO）約 10–15 pJ/bit、CPO 約 5 pJ/bit，約三倍改善。

華為的 Zhang Shiyong 則展示了已經在跑的東西。 2025 年 Atlas 900 是 384 顆 NPU 配 6,912 顆 400G SR8（VCSEL + oDSP）；2026 年 Atlas 950 換成 4,096 顆 800G SR8 的 VCSEL LPO，規模級距一路拉到數千顆 NPU，官方標示延遲降 90%、功耗降 60%。他同時秀了一顆 3.2T NPO 光引擎 demo：4 × (8×100G/lane)、50 公尺 OM4、13.7 W、約 4.3 pJ/bit。

Atlas 900（384 NPU／6,912 顆 400G SR8 VCSEL oDSP）到 Atlas 950（4,096 顆 800G SR8 VCSEL LPO），延遲降 90%、功耗降 60%

3. 真正的瓶頸：成本的 80% 不在那顆雷射

Session II 第一位講者、UBC 教授兼 Dream Photonics 執行長 Lukas Chrostowski，把他整場演講的標題直接寫成兩句話：「資料中心需要幾十億顆雷射。連接雷射才是瓶頸。」

他拆了雷射的六道製造工序——材料、晶圓製程、元件測試、封裝、對準與固化、最終測試——然後配一張甜甜圈圖：晶片本身佔成本 20%，封裝／組裝／測試佔 80%。

更痛的是節奏。傳統蝶形封裝那條光路是「準直 → 隔離 → 聚焦進光纖」，需要次微米等級的主動對準。他給的數字是：每個連接的對準加點膠固化週期約 5–10 分鐘；八通道就是 40–80 分鐘的序列式組裝。

把這個數字乘上 Cignal AI 的 400 萬顆 ELSFP，每顆 8 顆雷射，答案很清楚：這條路走不到 2030 年。

他的解法是把精度從「零件擺放」搬到「光學連接」：先把雷射與光子晶片各自做好、各自測過，擺上去之後量測實際位置，再用 3D 列印當場把對應的透鏡寫出來。Dream Photonics 給的目標是單機台 500 萬個連接的產能，耦合損耗低於 1.2 dB。

這個「與其對得更準，不如讓對不準也沒關係」的思路，跟我們之前寫過的 Teramount 的 CPO 專利與光纖對晶片：CPO 裡最不性感、卻卡住所有人的那一步是同一條線。

他也順手講了一段很少人公開講的話——關於 hybrid 與 heterogeneous 的選擇，他引用了 Intel 的教訓：在銷售量到達門檻之前先選 hybrid，太早走 heterogeneous 的風險是「超過一億美元的研發費用永遠收不回來，加上一條很貴的製程和很薄的毛利」。

4. 光源該住在哪裡：三個位置，三種失效風險

Chrostowski 第 5 張投影片把選項攤成三欄：可插拔收發模組（換整顆模組）、CPO + 外部光源（換 ELSFP，保留 CPO 與運算）、雷射做進 CPO 裡（他在這一欄上打了一個大紅叉，旁邊寫「失效風險？還是 socketized CPX 裡 on-chip 雷射的機會？」）。

重點不是哪個效能好，是「壞掉之後要換掉多少錢的東西」。

這也是為什麼兩份規格同時在這個時間點落地：

OCI 200G Line Interface v1.0（2026 年 3 月 11 日）：每方向 4λ、單纖雙向共 8λ，Group A 從 1308.00 nm 起、Group B 從 1327.69 nm 起，相鄰間距約 2.3 nm（400 GHz），53.125 GBaud NRZ。AMD 補上 ELSFP 的硬規格：絕對波長精度 ±0.2 nm、RIN −144 dB/Hz、線寬 <1 MHz、case 溫 40–60°C。
Open CPX v1.0（2026 年 9 月 16 日，workshop 前四天）：6.4／7.2 Tbps、32／36 lane、每 lane 最高 212.5 Gbps，明確定義兩種光源選項——內建雷射模組（ILM）與外部雷射模組（ELM／ELSFP），並統一一顆機械、電氣、光學、熱與 CMIS 都對齊的插座。

Open CPX 的完整拆解我們寫過一篇：拆解 Open CPX 1.0：CPO 終於有了一顆標準插座。

有意思的是，需求端跟元件端在這裡出現了分歧。Chrostowski 對「雷射做進 CPO」打叉，Oracle 卻明確表態「對 NPO／CPO，我們偏好整合式雷射（假設可行）」，理由是：收發模組的人為誤操作才是資料中心的頭號失效模式，CPO／NPO 把人移出部署與維運流程；而且 ELSFP 的可插拔性可能是負債而非資產——盲插連接器很難清潔、很難檢查，一旦污染整顆就報廢。

這場分歧沒有在 workshop 上被解決。它會由未來兩年的現場失效數據來解決。相關脈絡可參考 CPO 最脆弱的一環，是那顆雷射。

三種光源落位與對應的更換策略；「雷射做進 CPO」被打上紅叉，旁註 socketized CPX 是否能翻案

5. 「慢而寬」把問題丟回給雷射

哥倫比亞大學的 Keren Bergman 用一張能效階梯把系統的痛點量化：封裝內（GPU–HBM4，25.6 TB/s）小於 50 fJ/bit；scale-up（NVLink 6.0，每 GPU 3.6 TB/s）約 5 pJ/bit；scale-out（每 GPU 1.6 Tbps 的 NIC）超過 20 pJ/bit。從運算封裝走出來到光纖，能效掉了兩個數量級。

她的主張是「wide」：光域可以在同一根波導、同一根 pin 裡塞進多個通道，這是電域拿不到的紅利。哥大自己的 3D 光子 I/O 做到 5.3 Tb/s/mm²，80 通道 TX+RX、25 µm pad 間距，Tx 70 fJ/bit、Rx 120 fJ/bit。

Chalmers 的 Victor Torres-Company 則把「narrow & fast」與「wide & slow」的取捨講得更白：前者複雜度低（不用 MUX）但被 ISI 與高鮑率功耗限制，時脈回復也麻煩；後者接收靈敏度好、可用 CMOS 驅動器與微環調變器、可做 clock forwarding、延遲更好（不用 FEC、不用 DSP），代價是必須做多波長。這條軸線我們在銅纜撐不住 AI 之後：scale-up 光互連的七條路完整比較過。

現場他丟了一個即時投票：「頻率梳會在短距通訊扮演重要角色嗎？」62 位與會者，82% 投 Yes。

這就是整件事的迴圈：選了 wide，就得生出 8λ、16λ、32λ 甚至 128λ；於是雷射從一顆零件變成一整個子系統，剛剛才被丟開的製造問題，又原封不動回來了。

narrow & fast 與 wide & slow 的取捨——前者把壓力放在電子端，後者把壓力放回光源與 MUX

6. 六條研究路線的硬數字

Session II 的價值就在這裡：六組人馬，六種答案，每一組都帶了可驗證的數字。

Quintessent（Alan Liu，UCSB 衍生）：不用 InP 做 O-band。 用 GaAs 量子點在 6 吋基板上長增益層，再鍵合到圖案化 SOI——沒有 InP、沒有二次磊晶、沒有電子束、沒有解理面。至今已長 750 片以上晶圓；三個磊晶批、約 3,000 顆雷射的未優化 WPE 集中在 25–30%。可靠度：80°C／125 mA 加速老化已超過 22,000 小時，另開一組 150 顆以上的新測試。單晶片 3 × 0.25 mm、單一電流源就出 8λ 梳，20°C 到 110°C 梳形不變、功率均勻度 2.0 dB；峰值 WPE >20%，矽波導內總功率 >80 mW，加增益 SOA 後 8λ 總功率 200 mW（>25 mW／λ）。最關鍵的一張：五組不同波長的 QD DFB，在 −15 dB 光回授下 RIN 仍守在約 −150 dBc/Hz——這代表可以不用隔離器。

Photon Bridge（Rui Santos）：把 32 顆 DFB 和 AWG 塞進同一顆晶片。 InP 懸臂耦合到厚層 SOI，單晶片 8λ × 8 fiber。DFB 單 facet 25°C 下 50 mW（50°C 37 mW、65°C 27 mW）；片上 AWG 實測平均通道間距 197.4 GHz（設計 200 GHz）、平均 1 dB 頻寬 115.8 GHz、通道偏移落在 ±27 GHz 內（rms 18.3／16.6 GHz）。產品 Palette-1 TOSA 規格是每色每纖 >35 mW，2027 年 Q1 送樣。

NTT（Yoshiho Maeda）：把雷射做薄。 厚度低於 350 nm 的膜狀結構，同一套 MQW 同時做雷射、EAM、SOA 與 PD。16 通道膜 DML 陣列（1.11 × 2.75 mm）：Ith <1.3 mA、片上最大約 4 mW、波長偏差 <±0.2 nm、SMSR >50 dB、平均 f3dB 25.7 GHz、能耗 0.33–0.65 pJ/bit、shoreline 密度約 1.6 Tbps/mm，56 GBaud PAM4（112 Gbps）跑 2 公里。膜 EML 陣列更兇：EAM 長 100 µm、雷射長 300 µm，EAM 的 3 dB 頻寬超過 100 GHz，1 V 擺幅下消光比 3.8 dB，55°C 下 4 通道各跑 400 Gbps，並做到 448 Gbps；主動區面積 2.0 × 0.5 mm，面積密度 1.6 Tbps/mm²、shoreline 密度 3.2 Tbps/mm，雷射能耗 0.12 pJ/bit。

Chalmers／Solinide Photonics（Victor Torres-Company）：用非線性光學換頻寬。 光子分子微梳：兩個尺寸不同的微環線性耦合，把泵浦線在孤子生成時拉回共振。O-band 成果是 75 mW 泵浦、200 GHz 間距、28 條線在 1 mW 以上、轉換效率 69%。晶圓級統計拿了 9,283 個共振腔，轉換效率分布尖峰落在約 55%。封裝模組做了 30 小時連續鎖定、重複率與泵浦頻率都沒漂。Roadmap 是 150 mW 泵浦拿 64 條線、300 mW 泵浦在 100 GHz 間距拿 128 條線，效率都維持 70% 以上。

III-V Lab（Claire Besançon，Nokia Bell Labs／Thales／CEA-Leti 合資）：換一種把 InP 搬到矽上的方法。 InPoSi 用鍵合而非異質磊晶，避開晶格、極性與熱膨脹三重失配。關鍵是 Soitec 的 Smart-Cut：離子佈植後鍵合再剝離，母片可以重複使用，直接降低成本與 InP 晶圓消耗，現場展示了 100 mm 與 200 mm 兩種尺寸。效能上，InPoSi 的寬面積 MQW 雷射閾值電流密度 0.4 kA/cm²，與原生 InP 參考樣品幾乎重疊；85°C／100 mA／3,000 小時加速老化後無可測衰退。

另外還有一家新面孔：ETH Zurich 衍生的五人新創在 roundtable 前臨時上台，主打光譜平坦度低於 2 dB、轉換效率 20% 以上、線間距 25–100 GHz 的梳源，剛完成種子輪。

ECOC 2026 Su1-A／Su2-A 八條光源路線對照——波長數、每通道功率、溫度與可靠度證據、成熟度

單一矽晶片、單一電流源產生的 8λ 梳，8 條線落在 2.0 dB 均勻度內，且隨溫度整齊平移

單晶片上 32 顆 DFB 陣列加 AWG 合波，做出 8 條光纖、每纖 8 個波長

泵浦功率從 75 mW 到 300 mW，1 mW 以上的梳線從 28 條長到 128 條，效率維持 70% 以上

7. 18 dB：整合到底值多少錢

如果整場 workshop 只能留一張投影片，我會留 NTT 的光功率預算對照。

同樣是要在 MUX 之後交出 0 dBm 的輸出，兩條路的帳是這樣算的：

路線 A（外部高功率光源 + 1×8 分光器）：ELSFP 起點 +15.5 dBm，扣光纖損耗 1.5 dB、分光器損耗 9.0 dB、EAM 損耗 3.5 dB、MUX 損耗 1.5 dB，剛好 0 dBm。

路線 B（整合式膜雷射 + 片上 SOA）：膜雷射起點 −2.5 dBm，扣耦合損耗 0.5 dB、EAM 損耗 3.5 dB，再由膜 SOA 補回 8.0 dB，扣 MUX 損耗 1.5 dB，同樣 0 dBm。

起點功率差 18 dB。 而這 18 dB 裡面，9 dB 是分光器——也就是「一顆大雷射餵八條通道」這個架構本身的代價。

這張圖解釋了很多事。為什麼華為要把雷射做上板（7.2T Hi-ONE NPO，36 × 224G，免 PM fiber，1:1 備援下 FIT <1）；為什麼 Oracle 說「用較低功率的雷射，或是用較少的高功率雷射」；為什麼 AMD 特別提到 PM 光纖很貴、要盡可能減少纖數把功率塞進單纖。

所有高功率外部光源架構，本質上都在為分光損耗和光纖耦合損耗付錢。 整合的價值不在於「雷射做得多好」，而在於「不用付那筆錢」。

當然，代價也很清楚：把雷射做進去，熱、良率與可測試性全部變成你的問題。NTT 自己的總結表格把「可靠度」與「可製造性」兩欄留白，寫 TBD；技術成熟度自評 Level 3–5（概念驗證到部分規模原型）；代工可得性一欄，直接寫「No」。

外部高功率光源 + 1×8 分光器 vs 整合式膜雷射 + 片上 SOA 的光功率預算逐段對照，起點功率差 18 dB

8. 對台灣供應鏈的意義

這場 workshop 對台灣鏈最有用的訊號有三個。

第一，價值正在從「做雷射」移到「接雷射」。 80/20 的成本結構、5–10 分鐘的對準週期、Open CPX 那顆標準插座、Teramount／SENKO／上詮／合聖在做的可拆式與擴束式耦合——這些不是週邊，是主戰場。對 OSAT、連接器廠、被動元件廠與精密機構廠來說，這一輪的進入點比「能不能長磊晶」實際得多。

第二，規格定了，但光源本身還沒定。 OCI v1.0 把介面鎖住（4λ × 400 GHz、±0.2 nm、RIN −144 dB/Hz），可是怎麼生出這 4λ 完全開放：離散 DFB 陣列、頻率梳、多波長雷射、異質整合陣列，AMD 自己的投影片就列了四條路並各標優缺點。這對聯亞（3081）這類已經在做多波長 CW 雷射的廠商是機會窗；對聯鈞（3450）這種押在 ELSFP 封裝的，則是規格終於落地、但競爭同時全面開打。

第三，InP 的替代路線第一次同時出現在同一場會。 Quintessent 用 GaAs 量子點繞開 InP，III-V Lab 用 Smart-Cut 讓 InP 母片可重複使用，華為把量子點 DFB 推到 100°C／200 mW，Chrostowski 直接把「InP 供應鏈問題 + 需要隔離器」寫成 InP QW 的兩大挑戰。短期內這些都撼動不了 InP 的主流地位，但對一個正在缺料、正在被地緣政治重畫的環節來說，「有第二條路在跑」本身就是訊息。

總結

這場 workshop 的組織方在開場說得很誠實：目的不是找出「最好的 AI 資料中心光源」，而是找出還缺什麼。

三個半小時之後，缺的東西其實很清楚——不是更高的功率，不是更窄的線寬，不是更多的波長。缺的是一條可以在 2030 年做出幾十億顆、每顆都不用花 5 分鐘對準、壞了不用換掉整顆 GPU 封裝的產線。

所以如果你只從這篇帶走一句話，帶走這句：這一輪光通訊的勝負手，已經從「誰的雷射比較亮」變成「誰能把雷射接上去而不虧錢」。 接下來兩年要盯的，不是 dBm 和 GHz，是 dB/連接、秒/連接，和 FIT。

本文僅供技術與產業趨勢分析，不構成任何投資建議。