ECOC2026 | 1.6T 之後沒有單一贏家：六位講者把勝負從 pJ/bit 改判到 FIT
1. 這場 panel 為什麼要逐字看
2026 年 9 月 22 日下午四點，ECOC 2026 Market Focus 最後一場 panel：「Realistic check of AI interconnect scaling solutions for post 1.6T era」，由 Source Photonics 的 Frank Chang 主持，台上坐了六個人——Cignal AI 的 Scott Wilkinson（分析師）、Arista 的 Andy Bechtolsheim（系統）、Oracle OCI 的 Mark Filer（最終用戶）、NVIDIA 的 Craig Thompson（平台定義者）、Coherent 的 Sanjai Parthasarathi（元件供應）、TeraHop 的 Ryan Yu（光引擎與 MSA）。
這個組合把 AI 互連這條鏈從「誰買單」到「誰做料」一次排開，而且每個人講的都不是願景，是已經出貨的數字、已經簽下的 LTA、已經釘死的季度。這一年 CPO 的會議開了太多場，大部分停在路線之爭；但這場沒有人吵路線——他們在吵的是每一段距離該付多少 pJ/bit，以及新技術要拿什麼證明自己不會在半夜把一座 AI 工廠弄掉線。
2. Andy Bechtolsheim：題目是密度，不是埠速
Arista 共同創辦人 Andy Bechtolsheim 的第一張投影片就把主題掀掉：「The Topic is Density, not Port Size」。今天以太網最大埠速是 1600G，而 3.2T 以太網「好幾年內不會出現」。那這幾年在長的是什麼？他列了三件事：SerDes 速率（200G→400G）、每顆 PIC 的通道數（8→16→32→64）、模組封裝密度（8→16→64）。三個軸一起推，結果是更高密度、更低的每位元成本與功耗——而不是埠速表上的那個數字。
這是整場 panel 的定調。過去十年光通訊的敘事是「下一代是幾 T」，2026 年之後變成「同樣一坪機房能塞多少頻寬、那些頻寬多久壞一次」。
第二張投影片「The Major Fork In the Road」講得更關鍵：到目前為止 scaling 靠的是更快的 SerDes（100G→200G，400G 就在轉角），而高速 SerDes 的好處是它支援整個物理層光譜——銅纜、RF 介電波導、IM/DD 一路到相干，甚至可以透過反向齒輪箱去支援慢寬 VCSEL 與 OCI（例如 200G-PAM4 ↔ 4×50G-NRZ）。結論一句話：高速 SerDes 仍是通往更快 I/O 的主流路徑。
換句話說，那些號稱要繞過 SerDes 的方案，最後還是得接回 SerDes——而接回去的那個轉接器，稍後會變成全場最昂貴的一筆帳。
3. 五段距離，五個不同的贏家
Bechtolsheim 把 AI 互連切成五段，每一段的需求都不同：
Scale-Up（機櫃內）：2 公尺
Scale-Out（資料中心內）：500 公尺–2 公里
Scale-Across（園區級）：2–20 公里
Scale-Across（都會級）：100 公里以上
然後他說了一句很 Arista 的話：每一種使用情境要的都是同一件事——最低功耗、最低成本、最低故障率。 差別只在，在不同距離上達成這三件事的技術不是同一個。
機櫃內這一段他講得最斬釘截鐵：銅纜與銅走線是機櫃層級互連無可爭議的王者，成本最低、功耗最低、故障率最低，而且「在可預見的未來不太可能改變」。這句話稍後會被 NVIDIA 用幾乎一模一樣的語氣再講一次。
真正打架的是 10 公尺那一段。他列出五種正在用成本、功耗、可靠度互相競爭的技術：介電波導（dielectric）、RF 微波、慢寬 VCSEL 陣列、慢寬 DWDM，以及用先進封裝做的「快而窄（fast & narrow）」光學。四張投影片分別給了規格：
介電 RF/微波：可以做到 100 GHz，支援 400G-PAM4 走 10 公尺；沒有雷射、沒有光偵測器、不需要精密對光，成本落在主動銅纜（AEC）的價位帶。
慢寬 VCSEL：8:1 反向齒輪箱（4 pJ/bit）＋ 8×50G-NRZ VCSEL（1 pJ/bit），把 8 路 400G-PAM4 拆成 NRZ 通道，還能留備援通道換可靠度。
慢寬 DWDM：4:1 反向齒輪箱（4 pJ/bit）＋ 4×100G-NRZ BiDi DWDM；也就是 OCI 的兩種形態（8×50G-NRZ 或 4×100G-NRZ），一根雙向光纖跑 800G。
快窄 BiDi：400G-PAM4 DR8＋BiDi，前面接一顆 LRO retimer，每根光纖 800G，光纖數直接砍半，而且同一組光學可以原封不動拿去做 scale-out。
最後他把這些技術畫在一條對數距離軸上：主動銅約 4 公尺、介電約 10 公尺、VCSEL 約 30 公尺、OCI 與 DR8 一路拉到 500 公尺以上。最佳選擇取決於距離需求——這就是開頭說的那張 reach 地圖。
把他後面那張 12.8T XPO 的技術對照表攤平，這張地圖就有了價目：
這張表值得停一下：從 4 公尺的銅（4 pJ/bit）到 100 公里的 ZR（24 pJ/bit），距離拉了四個數量級，能耗只漲六倍——這是光通訊三十年把每段距離都磨出專用解的結果。而 AI 資料中心的新問題是：它同時需要這五段。
4. XPO：把可插拔泡進液冷，用密度換掉半個機房
Bechtolsheim 這場真正在賣的是 XPO——一顆 12.8T 的液冷可插拔模組，一顆取代 8 顆 OSFP，前面板密度約 4 倍。結構是兩張 32 通道 paddle card 背對背夾住一塊共用冷板，兩個高速板邊連接器加一個獨立電源連接器，而且相容既有的 8 通道矽光子引擎。
他用一組機房算式說服人：512 顆 GPU 要做 25.6T 的 scale-up，用 OSFP 需要 8 個交換機機櫃——交換機櫃比 GPU 櫃還多；換成 XPO 只要 2 櫃，機房面積直接砍半。
可靠度的論述也很直接：元件數比 8 顆 OSFP 少得多、元件溫度更低、溫度波動更小（熱應力小）、電通道是乾淨的線性通道、交換機主板更可靠——結論是故障率遠低於 8 顆 OSFP。這與 Oracle 和 NVIDIA 後面講的完全同調：這一代的賣點不是省電，是少壞。
技術上他也沒有留白。XPO 板邊連接器的 448G 模擬：以 448 Gb/s 每電通道估算，448G PAM4 需要約 112 GHz，PAM6 落在 87–90 GHz——這個數字呼應了本屆 ECOC 另一場 workshop 的主軸，我們在 ECOC2026｜快窄與慢寬吵了三小時，沒有人先定義「慢」 有完整拆解。
而 XPO 的射程比想像中遠。他展示了與 Ciena 合作的 12.8T Coherent-Lite XPO：Kari 3.2T Coherent-Lite ASIC（2nm CMOS、單顆做 2×1600CL、OIF 1600CL 235 GBd、16×200G SerDes）、雙 1.6T ICR/TIA、雙 1.6T MZM/driver、雙 DFB O-band 雷射；一張 paddle card 6.4T，兩張湊成 12.8T——光域 8×1600CL、電域 64×200G。再加上整合 8 通道 MUX 的版本，一顆模組只出一對 TX/RX 光纖、LC 接頭，前面板密度直接對齊 CPO 架構。更狠的是把 EDFA 與 MUX/DEMUX 整進去的線路系統版本：800G Coherent ZR 跨距從 80 公里延到 180 公里，飽和輸出 >23 dBm、功耗 <30W、體積縮小 16 倍。下一步是 25.6T（400G/lane），1OU 放 16 顆、一櫃 512 顆，等於每櫃 12.8 Pbps。
Coherent-Lite 這條線為什麼重要，可以接 ZR 是肉，Coherent Lite 是骨 一起看：當 scale-across 從電信級 ZR 往資料中心級 CL 下沉，光模組廠的產品組合會被重畫一次。
【此處插入圖片：IMG_2639 ── XPO 相干路線：12.8T→25.6T/模組、固定波長雷射降成本、液冷提升可靠度，每櫃 12.8 Pbps｜A. Bechtolsheim (Arista), ECOC 2026】
5. Oracle 的反例：CPO 很好，但你的故障來自那 4,096 個接點
Mark Filer 代表最終用戶說話，開場就把框架定在 TCO：可靠度與可用性（網路正常運行時間、更高的 MFU、避免服務賠償）、功耗效率（省下來的網路功耗就是能拿去賣的算力）、以及資本支出——他特別點出一個趨勢：網路支出相對於運算支出的比例逐年上升，這條軌跡不可持續。
Oracle 對 1.6T 的決定很明確：LRO/FRO 可插拔已經是 plan of record，今年就有部署。那 post-1.6T 呢？他同樣在看 CPO，而且認為 CPO 在三個維度上正面改善 TCO：可靠度（光模組誤操作是資料中心的主要故障模式之一，CPO 把它藏到牆後、把人移出部署流程）、功耗（相對 200G/lane 世代的全 retimed 可插拔系統，最高可省 50%，資料出處為 NVIDIA）、成本（理論上 30%+，量產後可能更高）。
但下一張投影片他就把刀子插回去：今天的 CPO 是專有的垂直整合實作，會帶來供應鏈限制；而且 ASIC 周圍全是 DR 光學，不夠彈性——那如果我需要 FR 或 ZR 呢？
這就是 NPO 的位置。他列了三個彈性：多供應商光學生態系（用戶端沒有人不喜歡競爭）；RMA 流程輕得多，ODM/OEM 可以就地重工而不必整台換；可以晚綁定（late-bind）光學 PMD，混用 DR/FR，甚至用 flyover cable 拉幾個埠到前面板去插 ZR。Open CPX MSA 就是其中一種實作。但他留了但書：NPO 必須證明可靠度與功耗能跟焊死的 CPO 同級。
然後是這場 panel 最有殺傷力的一段。他說大家講 CPO 都在講雷射，但沒什麼人談連接器。拿一台 409.6 Tbps 的 CPO 交換機來算：512 埠 800G DR4，512 × 8 芯 = 4,096 個實體接觸光纖擠在前面板上。而 Oracle 從自家部署統計出來的故障分布是：
AI 後端網路中，90% 以上的連結故障與污染有關（灰塵、碎屑、油脂、刮痕，土壤黏土含量高的地區更嚴重）
送去分析站的光模組，97% 被判定是污染、髒污或刮傷
這意味著什麼？在那台 4,096 芯的盒子上，只要有一芯沒擦乾淨，整台就得退回供應商。
他的解法是擴束光學（expanded beam optics）：光束在接合面前被擴大，對灰塵、碎屑、油脂不敏感；套管內縮避免直接接觸污染物；有些設計（如 3M）用 90 度轉光把光路收在殼體內。好處是不接觸就不需要壓緊，插拔力降低約 20 倍，對插損與反射的容忍度也更高。Oracle 是 EBO MSA 的共同主席。
低插拔力打開的是另一扇門：連排（ganged）連接器與盲插背板。他展示了 Broadcom/Molex 的機櫃概念——液冷進出、電源匯流排、光纖 shuffle、光學 flexplane、CPO 交換機、盲插連接器全部收到機櫃背面，前面板完全不留光纖。交換機壞了就抽出來、推一台新的進去，五分鐘內上電恢復，全程不碰任何一條線。
這條線和連接器標準之爭直接相關，可以接 拆解 Open CPX 1.0：CPO 終於有了一顆標準插座 一起讀。
6. NVIDIA：銅不走、OSFP 不退，CPO 賣的是「不會壞」
Craig Thompson 一上台先自嘲：「我們公司有個人很愛講 roadmap 和發布產品，那個人不是我。」然後他講的每一句都在劃紅線。
先是規模。Vera Rubin NVL72：NVFP4 推論 3.6 EFLOPS（Blackwell 的 5 倍）、訓練 2.5 EFLOPS（3.5 倍）、快速記憶體 75 TB（2.5 倍）、HBM4 頻寬 1.6 PB/s（2.8 倍）、scale-up 頻寬 260 TB/s（2 倍）、scale-out 頻寬 115 Tb/s（2 倍）、in-network compute 130 TFLOPS（2 倍）；整體 10 倍能效、1/10 的 token 成本、訓練同一個模型只要 1/4 的 GPU。
然後是那句會讓很多人尷尬的話：機櫃內全部用銅。銅背板可靠、便宜、低功耗，「在我們被迫放棄它之前，放棄銅背板毫無道理」，而且「我不會預測那是什麼時候，但不會很快」。NVL576 怎麼做？把八個 72 GPU 機櫃接起來——拿 NV switch 一半的頻寬走光，其餘留在銅上。
第三，他把 scale-up 與 scale-out 的量級講清楚：scale-up 頻寬大約是 scale-out 的 10 倍（每 GPU 1.6T scale-out、全櫃 115 Tb/s，對上 260 TB/s 的 scale-up）。所以他的邏輯是：不可能在頻寬翻 10 倍的那條網路上同時導入一堆新技術與新風險，scale-out 上做的技術要盡可能沿用到 scale-up。
第四，OSFP 還是主力。OSFP 累計出貨數千萬顆，1.6T 模組出貨超過一年、以數百萬顆計，同時用在 Vera Rubin 運算托盤與 Spectrum-6 交換機；200G/lane 還要再撐幾個世代；下一步邏輯上是 400G/lane，「但我們還沒選定」。他對光模組的要求聽起來無聊卻致命：接近零的 pre-FEC 誤碼、FEC bin 一致、突發流量下仍要無誤碼——「在這個叢集尺寸下，連結可靠度就是一切」，而且絕不用可靠度換功耗效率。
那為什麼還重押 CPO？他的答案完全不是省電：「我們投資 CPO 是為了長期的整合，因為整合帶來更可靠的網路。」 目標是大幅減少中斷事件——那些 link flap 與訊號完整性問題。系統在無塵室裡測到 known good、封裝、推進資料中心，插上之前沒有人碰過它。Spectrum-X Ethernet Photonics 的數字：微環調變器 CPO 晶片已量產、3D 堆疊矽光子引擎用 TSMC COUPE 製程、高功率高效率雷射、可拆式光纖接頭，結果是 1/4 的離散元件、5 倍低功耗、10 倍 MTBF。
主持人追問市場占比，他只回一句：「如果我們成功，CPO 會成為我們交換機的主要光介面。」 至於光學上 interposer，他很冷靜：那是個巨大的封裝問題，要動就得有夠大的理由——頻寬密度或大幅降低的 PHY 功耗——「我們不會貿然衝進去」。
7. Coherent 與 TeraHop：把季度與 FIT 攤在桌上
Coherent 的 Sanjai Parthasarathi 用市場數字開場：2030 年 SAM 是既有產品組合 60B 美元以上，再加上 CPO／NPO／chip-to-chip 的 30B 美元以上（引用 Dell'Oro、LightCounting、Cignal AI 與內部估算）。
接著是時程，而且講得很死：
CPO with ELS（矽光子搭配 InP 超高功率外接雷射）：超過 10 個活躍客戶專案，錨定客戶與長期供應協議（LTA）已經敲定；量產時程是 scale-out 2026 年第四季、scale-up 2027 下半年。
NPO 模組：6.4 Tb/s 矽光子 NPO（32×200G）與 2D VCSEL 陣列 NPO 都已在 OFC 2026 展示；Coherent 是 Open CPX 創始成員。
2D VCSEL 陣列：每個發光點 25 Gb/s 到 200 Gb/s，1H CY27 量產就緒；高密度版本把 37 個通道塞進一顆極小封裝、用一根多芯光纖收走全部 37 路，2H CY27 量產就緒，實測 1.2 pJ/bit、12 Gb/s/mm²（含雷射、驅動器、PD、TIA）。
Chip-to-chip：超過 5 個客戶專案，時程 2029–2030，形態是 xPU 到 HBM 之間走光學 interposer、外接雷射加 DWDM 多工與循環器。
TeraHop 的 Ryan Yu 則把 Open CPX 的進度攤開：Rev 1.0 在 2026 年 9 月 16 日發布、隔天對外公開，成員已達 46 家以上，創始成員是 Ciena、Coherent、Marvell、Molex、Samtec、TeraHop。規格定義了四種 NPO/CPO 模組型態與兩類連接器（Type 1 把 RF 與 DC/低速分開，Type 2 用單一連接器整合），應用涵蓋 xPU scale-up 的 NPO、交換機的 NPO/CPO，以及 IOA（光引擎做在 HDI 板上、透過彈性體高密度連接器貼到 ASIC 基板旁）——Broadcom 的 Tomahawk 6 宣布支援這種形態。
他的 roadmap 把整條線排好：1.6T OSFP 全面量產中、IMDD 從 1.6T 走到 3.2T 落在 2027–2028、12.8T XPO MSA 與 6.4T Open CPX 都預期 2027 年內量產部署（25.6T XPO+ 已在早期開發），而 scale-up 的「更慢更寬（SAW）」還停在 PoC 與示範階段，量產時間打了個問號。
硬體上，TeraHop 展示的 6.4T Open CPX 光引擎「Diablo-1」把雷射做在引擎內部：典型功耗 <35 W，換算 <5.5 pJ/b，配專屬液冷冷板讓所有元件（尤其雷射）待在低溫；前面板乾淨到只有單模光纖出來——沒有 ELSFP 占面板、沒有額外的保偏光纖、沒有一堆得接的接頭。ASIC 到 NPO 的插損量到約 12 dB。這顆引擎還被 Arista 拿去做了一台 100 Tbps 交換機的概念設計。
8. 全場最硬的共識：4 pJ/bit 的反向齒輪箱稅
把 Bechtolsheim 和 Ryan Yu 的投影片疊在一起看，會看到這場 panel 真正的判決。
Bechtolsheim 的慢寬方案，功耗是這樣拆的：反向齒輪箱 4 pJ/bit ＋ VCSEL 1 pJ/bit；DWDM 版本也一樣，齒輪箱那一格還是 4 pJ/bit。
Ryan Yu 的最後一張圖則從系統角度算同一筆帳。他的原話很直白：今天你甩不掉 SerDes，因為 SerDes 還得支撐銅與光共存；只要 SerDes 還在，那些更慢更寬的新光學就需要一顆反向齒輪箱，而那會加上約 4 pJ/b。所以如果你用微型 LED 或微型 VCSEL 卻得配反向齒輪箱，那個「超低功耗」優勢在此刻並不存在。
兩家公司、兩套簡報、同一個數字。這是整場 panel 唯一被交叉驗證的量化結論，也是最該抄進筆記的一行。
這件事對台灣讀者的意義很具體：在 400G/lane SerDes 到位之前，所有主打「超低 pJ/bit」的慢寬光源（uVCSEL、uLED、OCI）都還沒有真正的系統級功耗優勢。誰先把齒輪箱這一格吃掉——要嘛靠 SerDes 世代推進，要嘛靠交換機晶片原生支援 NRZ 多通道——誰才真的拿到入場券。想補這條線的技術脈絡，可以接 銅纜撐不住 AI 之後：scale-up 光互連的七條路。
9. 可靠度變成入場費：LPO 的判決與 FIT 的軍備賽
Q&A 的第一個問題就打在 LPO 上：未來兩年 LPO 會占多少埠？
NVIDIA 的回答：今天出貨的全部是 fully re-timed，Spectrum-6 開始導入 half re-timed，未來一兩年出貨的不是 half 就是 full re-timed。LPO 是非 retimed 介面，而 NVIDIA 認為非 retimed 該在高度整合的 chip-scale 封裝裡實現——也就是 CPO；CPO 本來就是非 retimed 的全線性架構。
Oracle 的回答更有份量，因為他有數字：Oracle 公布過超過 40 萬條 800G LPO 連結正在運行，800G 世代會繼續是 FRO 與 LPO 混用；但到了 1.6T，Oracle 決定留在 LRO/FRO，理由是「在這個規模下，用 LPO 去做的餘裕太貼近我們能接受的界線」。
Cignal AI 的 Scott Wilkinson 補了分析師視角：他們的報告一直放不進 LPO 的量，因為沒有人真正在用——「Mark 的數字是我們看到的第一批有份量的 LPO 數據」。一路上都有人說某某在做，兩週前說阿里巴巴在做，結果也沒有。
這段對話把 panel 的主軸推到最後一層：在 AI 互連裡，技術的入場費是現場數據。
TeraHop 索性把入場費怎麼繳示範了一次：累計出貨超過 2,500 萬顆矽光子光模組，PIC 累計現場小時數超過 1,000 億小時、FIT < 0.01；1.6T 矽光子 OSFP 量產部署實測 FIT < 1；由此外推 6.4T NPO（約等於 4 顆 1.6T OSFP）FIT < 10；連 CW 雷射都給了兩家供應商的實測值（FIT 0.01–0.03）。訊息很清楚：實驗室測不出 1,000 億小時，新技術如果不先被部署、不先拿到錢，就很難讓超大規模業者把它焊在自家基板旁邊。
10. 時間表與風險：哪些事可能不成立
把六個人講的季度排在一起，post-1.6T 的行事曆其實已經相當具體：
但有四個地方值得保留：
一、XPO 與 Open CPX 都說「2027 年內量產部署」，但都還沒有量產客戶的名字。 MSA 成員數（XPO 號稱史上最大光學 MSA、Open CPX 46 家以上）是生態系訊號，不是出貨訊號，這兩件事在光通訊史上分開過很多次。
二、NPO 的可靠度還沒被證明。 Oracle 自己說得很清楚：NPO 必須證明可靠度與功耗能與焊死的 CPO 同級，而這些系統現在才在開發中，「六個月後再看我們在哪」。
三、慢寬路線的功耗優勢在近期是假的。 那 4 pJ/b 不會自己消失，時間點綁在 400G/lane SerDes 與交換機晶片的支援——而 NVIDIA 明說 400G/lane「還沒選定」。
四、scale-across 的量級遠小於 scale-up。 Scott Wilkinson 給的數量級是：scale-across 目前以 800G 為主、將往 1.6T 走，就算做得很好也就是兩百萬顆等級；scale-up 則已在四千萬顆等級且快速成長。這是兩個完全不同重量的市場，不該用同一套產能與研發資源對待。
11. 總結
這場 panel 最值得帶走的一句話是：post-1.6T 不是一場路線之爭，是一張把距離、功耗與故障率同時標上價格的地圖。
六位講者實質上達成了三個共識。第一，沒有單一贏家：2 公尺歸銅、10 公尺歸介電、20–30 公尺歸慢寬光學、500 公尺歸 DR8、10 公里以上歸 Coherent-Lite 與 ZR，誰想通吃誰先出局。第二，低功耗光學不等於低功耗系統：反向齒輪箱那 4 pJ/bit 是目前慢寬路線最硬的一道牆，而且被兩家獨立公司的投影片同時證實。第三，可靠度已經從行銷詞變成入場費：Oracle 用 90%／97% 把焦點打回連接器，NVIDIA 用 10 倍 MTBF 解釋它為什麼做 CPO，TeraHop 用 1,000 億小時證明自己有資格被焊在基板旁邊。
所以如果只能追蹤一個指標，STT 的建議不是追 CPO 的滲透率，而是追兩個時間點：400G/lane SerDes 什麼時候定案（它會決定慢寬路線的齒輪箱稅何時消失），以及第一台用擴束盲插背板的 CPO 機櫃什麼時候真的進資料中心（它會決定連接器供應鏈的重新洗牌何時開始）。前者決定誰能玩，後者決定誰賺錢。
本文僅供技術與產業趨勢分析，不構成任何投資建議。
相關閱讀
ECOC2026｜資料中心要幾十億顆雷射，卡住的卻是「接上去」那 5 分鐘：同屆 ECOC 光源 workshop 的完整解讀，與本文的連接器論述互為表裡。
XPO 是什麼？OFC 2026 聲量最大的 scale-up 新標準，一次看懂：想補 XPO 的規格背景，從這篇開始最快。
留言