2026 OCP Global Summit | Ligent Tech | Weiping Huang、Jianwei Mu | Beyond Pluggable Optics: The Emerging Role of NPO

10月22日

讀畢需時 7 分鐘

1. 為何 Ligent 說 NPO 不是過渡

這場 IPEC NPO 工作坊的講題掛名 Ligent 創辦人 Weiping Huang，但他未能出席，由共同作者 Jianwei Mu 代講。開場第一句就是整場的立場：NPO 不是從可插拔走到 CPO 的一座橋，它已經演化成兩條不同的路，一條是交換器的網路 I/O，一條是 scale-up 的運算 I/O。

這個說法和我們在 NPO 不是 CPO 的前菜整理的觀點方向一致。Ligent 的差別在於，它不只停在論述，而是用自己兩顆 3.2T 光引擎的量測數字去支撐「兩條路」這件事。

NPO 的問題不再是光要不要靠近晶片，而是哪一段 I/O 該變成光、這段邊界要保留多少可維修性。

2. 拆解電的瓶頸：通道損耗從 25 dB 降到 13 dB

Ligent 的出發點是電。224G 電 I/O 正在放量，448G 會讓電的距離、功耗與封裝問題更難；它引用 OIF CEI-224G 與 OFC 2026 CEI-448G 的展示，把三種架構攤開：

可插拔：主晶片到光引擎走線 10 到 20 英吋，通道損耗約 25 dB，靠模組內 DSP 吸收，約 15 到 20 pJ/bit。
NPO：走線縮到 1 到 3 英吋，損耗約 13 dB，可以拿掉 DSP，約 6 到 12 pJ/bit，頻寬密度 2 到 4 倍。
CPO：走線 0.5 到 1 英吋，損耗約 8 dB，約 5 到 10 pJ/bit，頻寬密度 4 到 8 倍。

▲ Ligent 把可插拔、NPO、CPO 排成三個平衡點：NPO 以約 13 dB 通道損耗換到可替換光引擎與開放性（圖片來源：Ligent Tech｜2026 OCP Global Summit 簡報（02:42））

最值得帶走的是同一頁底部那行註解：把雷射、管理電路與分攤的冷卻功耗都算進去，每 1.6T 可插拔 retimed 模組約 24 W，NPO 約 11 W，CPO 約 7 W。換算下來 NPO 比可插拔省約 54%，CPO 省約 71%（STT 計算）；NPO 拿到 CPO 約四分之三的省電幅度，但光引擎仍然可以單獨測試、單獨更換。

▲ 光電轉換點越靠近主晶片，通道損耗與每 1.6T 功耗越低；NPO 拿到 CPO 約四分之三的省電幅度（圖片來源：Simple Tech Trend 自製，資料來源 Ligent Tech 2026 OCP Global Summit 簡報）

這組數字的意義在於：NPO 不是「比較差的 CPO」，而是用約 4 W 的差距（每 1.6T）換取可維修性與供應鏈解耦。對還在擔心 CPO 良率與售後模式的系統廠，這是一筆算得過來的交易。

3. 兩條路：網路 NPO 優化埠架構，運算 NPO 優化 XPU 邊界

Ligent 用一張表把兩條路的差異列出來：

面向	交換器側 NPO（網路 I/O）	XPU 側 NPO（運算 I/O）
取代對象	前面板可插拔的光電轉換	距離受限的銅線與電 I/O
主要網路	Scale-out／網路 fabric	Scale-up／機櫃或超節點 fabric
距離目標	數百公尺到公里級	數公尺到數十公尺
互通性	多廠 PMD 互通是關鍵	系統層級互通
延遲	重要	第一優先限制
維修模式	偏好插座式、可替換光引擎	小型 tile，可接受板卡或托盤維修
典型產品	3.2T／6.4T／12.8T 大容量光引擎	分散在 XPU 周邊的光 I/O tile

延伸到電架構，Ligent 的看法是 retiming 不是二選一。線性（Linear）NPO 功耗與延遲最低，但最依賴主晶片 SerDes 與端到端協同設計；半 retimed（LRO／TRO）只在需要的地方補回裕度，適合 200G／400G 單通道升級；全 retimed 隔離與互通性最強，代價是功耗、延遲與矽成本。結論是：交換器 NPO 可以合理化部分或全 retiming，XPU NPO 傾向線性或最少 retiming。

產品演進也是兩條線。網路 I/O 從 800G／1.6T 前面板模組，走到 3.2T／6.4T 插座式光引擎，再到 6.4T／12.8T 搭配光纖重排與 ELS／ILS 的高密度引擎，最後才是 12.8T 以上的封裝級整合。運算 I/O 則從銅線起步，走向 XPU 周邊的 NPO tile、封裝邊緣的高密度光 I/O，最後是 CPO／OIO chiplet。

▲ Ligent 的 NPO 產品演進：網路 I/O 從可插拔走向插座式光引擎，運算 I/O 從銅線走向 XPU 周邊光 I/O tile（圖片來源：Ligent Tech｜2026 OCP Global Summit 簡報（09:02））

4. 拆解三個實作選擇：雷射、介面、封裝

雷射。 內建雷射（ILS）免掉外部雷射的保偏光纖與連接器路徑，但雷射和光引擎熱耦合，壞了可能要整顆引擎維修；外部雷射（ELS）可以單獨維修、獨立控溫、讓雷射製造和光引擎解耦，代價是耦合損耗、反射控制，以及佔用板面或前面板。Ligent 特別點出，運算 I/O 的場景可能根本沒有前面板可用，這會讓 ELS 的配置更受限。內建雷射的功率與熱設計，可參考我們在 CPO 雷射不一定要拚 400 mW：NPO 內建雷射的拆解。

介面。 Ligent 不把連接器當一般零件，而是當成「電氣元件與關鍵介面」。兩個選項分別引用 ODCC UPO 規範 Rev 0.95 與 OpenCPX 規範 Rev 0.8：

LGA／免焊插座：高度最低、電路徑最短、主晶片周邊密度高，但壓合與長期可靠度是挑戰。
OpenCPX／夾層連接器：標準化插座方向、插拔模式簡單、支援多廠生態系，代價是多一段連接器路徑要算進訊號完整度預算。OpenCPX 的生態系布局見 ECOC2026｜Ciena 用 Open CPX 把 6.4T 光引擎變回貨架料。

封裝。 Ligent 給的對應是：1.6T 多數用 2D（PCB 加分離 PIC／EIC），3.2T 可能走 2.5D 覆晶，6.4T 走 RDL 加 TMV 或 TGV，再往上（逐字稿聽起來是 12.8T）可能需要 3D 混合鍵合。簡報的結論句是：光引擎從 3.2T 走到 12.8T，競爭優勢會從單純的光學設計，轉向光子、EIC、基板／RDL、散熱路徑、光纖耦合、組裝與測試的協同優化。

5. 兩顆 3.2T 引擎：23 W 對 4.5 W

這是整場最硬的一段。

SiPh 3.2T 平台（網路 NPO）：32 通道、每通道 100G，TDECQ 1.3 dB、OMA 1.3 dBm、消光比 3.5 dB，32 通道量測 BER 落在 10⁻⁹ 到 10⁻¹²，典型功耗 23 W。講者口頭補充可支援約 500 公尺，並說已在 CIOE 與 ECOC 展示過（逐字稿為 ASR，展會名稱為 STT 判讀），也是通往 6.4T 的平台。

▲ Ligent SiPh 3.2T NPO 平台：32 通道、TDECQ 1.3 dB、BER 10⁻⁹ 到 10⁻¹²、典型功耗 23 W（圖片來源：Ligent Tech｜2026 OCP Global Summit 簡報（13:10））

VCSEL 3.2T 平台（運算 NPO）：同樣 32 通道，TDECQ 2.8 dB、消光比 1.8 dB，量測 BER 10⁻⁷ 到 10⁻⁸，典型功耗 4.5 W。

▲ 同為 3.2T、32 通道，Ligent VCSEL 光引擎功耗約為 SiPh 的五分之一，代價是光學裕度與 BER（圖片來源：Simple Tech Trend 自製，資料來源 Ligent Tech 2026 OCP Global Summit 簡報）

換算成 pJ/bit，SiPh 約 7.2、VCSEL 約 1.4（STT 計算，僅引擎功耗）。這組對照把 Ligent「兩條路」的論點具體化：網路 NPO 用功耗換裕度與距離，運算 NPO 用裕度換功耗。VCSEL 的 BER 高了兩到四個數量級、TDECQ 多 1.5 dB，在短距、受控的機櫃內鏈路可以靠 FEC 吸收，但放到需要多廠互通的網路埠就不夠。VCSEL 路線的熱與可靠度挑戰，可對照 ECOC2026｜VCSEL 早就打到 ≤1 pJ/bit，卡住它的是光纖。

6. 風險與反面論點

功耗口徑不一致：每 1.6T 的 24／11／7 W 含雷射、管理與冷卻；兩顆 3.2T 引擎的 23 W 與 4.5 W 是「引擎功耗」，簡報沒有說明是否含雷射與主晶片 SerDes，兩組數字不能直接相加比較。
BER 是量測範圍，不是 post-FEC 數字：VCSEL 版本 10⁻⁷ 到 10⁻⁸ 需要 FEC 支撐，實際系統裕度要看搭配的 SerDes 與 FEC 架構，簡報未提供。
沒有時程與客戶：整場沒有量產時間、價格或客戶名稱，兩顆引擎目前屬於展示與平台階段。
VCSEL 的距離與單通道升級：Ligent 自己列出 VCSEL 的挑戰是距離、單通道速率升級與熱／可靠度範圍；32 通道每通道 100G 之後，200G VCSEL 的進度才是運算 NPO 能否放量的關鍵。
介面標準尚未定案：UPO 與 OpenCPX 都還是 Rev 1.0 之前的版本，插座與夾層兩條路線可能並存一段時間，對光引擎廠是重複開發成本。

7. 對台灣供應鏈的意義

封裝協同優化是台灣的主場。Ligent 明說 3.2T 之後的勝負在光子、EIC、基板／RDL、散熱、光纖耦合、組裝與測試的協同。RDL、TMV／TGV 與混合鍵合正是台灣晶圓代工與先進封裝、基板廠已經投入的製程；光引擎廠越往 6.4T、12.8T 走，越需要這段能力。
插座與連接器是規格之爭，也是零件機會。簡報同時引用中國 ODCC 的 UPO 規範與 OpenCPX 規範，代表 NPO 介面至少有兩套體系在推進。台灣連接器與插座廠若要卡位，需要同時跟進兩套規格的版本演進。
VCSEL 路線讓台灣化合物半導體重新進場。運算 NPO 的 4.5 W 引擎走的是 VCSEL 直調，與 SiPh 依賴 CW 雷射是不同的供應鏈；台灣在 VCSEL 磊晶與代工已有產能，但 Ligent 未揭露任何供應商，現階段只能視為路線上的機會，而非已成形的訂單。

8. 總結

Ligent 這場演講沒有新的市場數字，也沒有量產時程，但它做了一件其他 NPO 講者少做的事：用同一家公司、同樣 3.2T 的兩顆引擎，把網路 NPO 與運算 NPO 的取捨量化出來。23 W 對 4.5 W、10⁻¹² 對 10⁻⁸，這不是同一個產品的兩個版本，而是兩個不同市場。

時間上要分開看。網路 NPO 已經有 3.2T 平台、正往 6.4T 走，挑戰在介面規格與封裝；運算 NPO 的 VCSEL 版本功耗漂亮，但要等 200G 單通道與可靠度數據出來才能談放量。未來 12 個月應觀察三件事：Ligent 6.4T 平台的實測功耗、VCSEL 版本是否有 200G 通道的數字、UPO 與 OpenCPX 哪一套先走到 Rev 1.0。

NPO 的價值不在於它離晶片多近，而在於它讓「哪一段該變成光」可以按應用各自決定。

本文僅供技術與產業趨勢分析，不構成任何投資建議。