2026 OCP Global Summit | Astera Labs | Chris Blackburn、Jignesh Shah | Light on the Horizon: Scale-Up Fabrics with NPO & CPO
1. 為何要聽 Astera 講光
Astera Labs 是 AI 機櫃裡「電的那一側」的代表廠商：Aries retimer、Taurus AEC 模組、Scorpio fabric 交換器，幾乎都靠銅線距離不夠長而存在。這樣一家公司站上 OCP 的光子特別場（OCP Special Focus: Photonics），本身就是訊號。
Chris Blackburn（平台解決方案架構總監）講系統與銅，Jignesh Shah（Signal Connectivity Group 產品行銷資深總監）講 NPO 與 CPO。整場沒有一個 pJ/bit 或成本數字，價值在別處：一家靠銅吃飯的公司，親口畫出銅的退場路線，而且每一段都標了規模。
Astera 的光學布局不是從這場演講才開始。它在 2025 年 10 月宣布收購德國 aiXscale Photonics，這家公司做的是把光纖耦合到光子積體電路（PIC）的精密玻璃耦合器，Astera 新聞稿的說法是用來發展光學 scale-up 方案。演講中 Shah 也提到，CPO 需要的可拆式光纖對封裝介面，Astera 攤位上有展示。
2. 拆解三個驅動力：pod 變大、拓撲變平、通道變快
Astera 把 scale-up 的變化整理成一張三列的表：
趨勢 | 現在 | 下一代 |
Scale-up pod 規模 | 每 pod 8–72 顆 XPU | 每 pod 144–1,000+ 顆 XPU |
拓撲 | 櫃內 scale-up，櫃外 scale-out | scale-up 網域擴大到整排機櫃 |
頻寬 | PCIe 5/6、200G/lane | PCIe 7→8、400G+/lane |
三列其實講同一件事：scale-up 要跨出機櫃，而每條電通道的可用距離同時在縮短。投影片的說法是，PCIe、UALink 與 ESUN 從 200G/lane 走向 400G/lane，頻寬翻倍、頻率拉高，電通道距離跟著縮短。單跳（single-hop）拓撲能降低延遲、提高 XPU 使用率，代價是每顆 XPU 都要直接拉到更遠的交換器。
Blackburn 接著列出客戶決策的五根支柱：效能、功耗、成本、部署速度、可靠度與可維護性，結論是「沒有一種技術在五項同時勝出」，這是 Astera 替「混合」背書的立論基礎。
3. 拆解 144 與 576：銅的邊界畫在哪裡
Astera 用工作負載切出兩種叢集。訓練叢集是長時間的 all-reduce、要求高對分頻寬、節點距離長，光學會先從這裡進入 scale-up；推論叢集是短突發、延遲敏感、重視每美元頻寬，節點距離短，仍以銅為主。投影片在推論欄特別加了一句「但距離在變長」，等於承認推論也只是晚一點。
規模門檻可以讀成三段，外加一條 144 顆的光學觸發線：
72 顆以內：一個機櫃，銅背板是今天的標準做法，NVLink、PCIe、UALink 這一代與下一代都還能跑在銅上。櫃與櫃之間由 DAC、ACC、AEC 處理。
超過 144 顆：投影片原文是「超過 144 顆 GPU 的 pod，物理距離需要光學的傳輸距離」。STT 換算，144 顆就是兩個 72 顆機櫃。
72 到 576 顆：混合 pod，櫃內銅背板，櫃間用 NPO，可以直連 GPU，也可以交換器對交換器。講者說今天與下一代都落在這一段。
超過 576 顆：全光 pod，獨立的運算櫃與交換器櫃，用 NPO／CPO 串起整個 pod；投影片沒有寫時程，Blackburn 口頭給的是「2 到 4 年」。
▲ Astera 的 scale-up 邊界：72 顆以內櫃內銅，72 到 576 顆櫃內銅加櫃間 NPO，超過 576 顆全光 NPO／CPO（圖片來源：Simple Tech Trend 自製，資料來源 Astera Labs 2026 OCP Global Summit 簡報）
576 這個數字的意義在於：它把 NPO 的第一個市場限定在「8 櫃以內的櫃間連線」，而不是櫃內背板。和 2026 OCP APAC Summit | SemiAnalysis | Scale Up Sophistry 對照，雙方都不認為櫃內銅會在這兩代被取代；差別只在 Astera 把櫃間這一段明確交給了 NPO。
▲ 混合 pod 以銅背板做櫃內 scale-up、NPO 做櫃間連線，目標 72 到 576 顆；全光 pod 目標超過 576 顆（圖片來源：Astera Labs｜2026 OCP Global Summit 簡報（第 14 頁））
4. 拆解七級階梯：從 DAC 到 CPO，訊號調節在哪一級消失
Shah 用一張七級階梯說明演進：被動 DAC 3 公尺內、ACC 4 公尺內、AEC 7 公尺內，接著 AOC、LPO、NPO、CPO 都超過 50 公尺。功耗與延遲的標示很有意思：AOC 是「高功耗、高延遲」，LPO 與 NPO 回到「低功耗、超低延遲」，CPO 是「最低功耗、超低延遲」。
▲ 從被動 DAC 到 CPO 的七級互連階梯，銅線 3 到 7 公尺，光學超過 50 公尺；右側為銅線線徑隨速率變粗的示意（圖片來源：Astera Labs｜2026 OCP Global Summit 簡報（第 8 頁））
Shah 的原則是「能往左邊放就往左邊放」，銅能用就用。但這張圖換個角度讀，就是訊號調節晶片的分布圖：AEC 靠 retimer、AOC 與傳統光模組靠 DSP，到了 LPO、NPO 改走線性光學，CPO 則在 Astera 自己的投影片上寫明「端到端鏈路不需要額外訊號調節」。
▲ 七級互連的距離、功耗與延遲，以及每一級是否保留電的可插拔介面與訊號調節元件（圖片來源：Simple Tech Trend 自製，資料來源 Astera Labs 2026 OCP Global Summit 簡報）
另一個論點是線徑：速率越高，銅線跑同樣距離就得越粗，在機箱與背板裡變成實體瓶頸；光纖粗細則與速率無關。
5. NPO 與 CPO：Astera 為何把近期押在 NPO
Astera 的 NPO 與 CPO 對照表，最值得看的是頭尾兩列與中間的外形共用：
項目 | NPO | CPO |
前緣密度 | 近期應用足夠 | 可擴展到未來高 radix |
功耗 | 明顯低於可插拔 | 所有光學架構中最低 |
可維護性 | 好，電氣可拆如可插拔 | 困難（若光引擎與交換器／XPU 整合） |
外形共用 | 銅與光皆可 | 只有光 |
製造複雜度 | 低，沿用既有生態系 | 高，需要新的合作夥伴生態系 |
最可能用途 | 近期多機櫃 AI scale-up | 下一代交換器與 XPU 平台 |
▲ Astera 的 NPO 與 CPO 六項對照，NPO 外形可共用銅與光，CPO 只能走光（圖片來源：Astera Labs｜2026 OCP Global Summit 簡報（第 11 頁））
NPO 的理由有兩層。製造面：光引擎可以由現有的可插拔模組廠製造與測試，組裝良率留在模組廠，系統端只做整合；CPO 則必須由 OSAT 與先進封裝廠接手光學封裝。時程面：Shah 認為 NPO 的前緣密度足以應付「未來幾年」，CPO 的高 radix 優勢要「兩到三年以上」才需要。
這和 ECOC2026 | 華為把 CPO 和 NPO 拿去打分，NPO 以 4:2 領先 的結論方向一致，但 Astera 多加了一個華為沒有強調的維度：同一個近封裝插座，今天插銅、明天插光。投影片上那片近封裝板，一側是銅纜連接器，一側是光引擎，就是這個主張的具體畫面。Shah 也提到，近期出爐的 NPO 標準在同一外形下也能接銅，代表「插座共用」正在進入標準層級；NPO 標準化的另一條線，可參考 ECOC2026 | Ciena 用 Open CPX 把 6.4T 光引擎變回貨架料。
6. 風險與反面論點
沒有數字的立場：投影片提到 pJ/bit、W/Tbps 等指標名稱，但整場沒有給任何 pJ/bit、瓦數或成本數值，NPO「明顯低於可插拔」、CPO「最低」都是定性描述。
立場與商業利益一致：混合架構、電氣可拆、插座共用銅與光，每一項都保留了 retimer、AEC 與交換器的位置，這是一家電側公司的最佳情境。
576 是目標，不是出貨：投影片寫的是「targeted towards」。8 櫃混合 pod 需要的櫃間光纖佈線、NPO 的板上光纖走線（Astera 自己也列為 NPO 的要求），都還沒有量產案例。
推論叢集可能比預期更早走光：Blackburn 引述「今年推論已占 AI 工作負載多數」的看法，但若推論也走向大 pod（投影片上的 agentic inference 就是例子），「推論用銅」的前提會比 2 到 4 年更早鬆動。
400G/lane 才是真正的考驗：「這一代與下一代仍可走銅」的判斷，取決於櫃內銅背板在 400G/lane 能否維持可用距離與線徑。
7. 對台灣供應鏈的意義
櫃內銅背板與跨櫃 AEC 至少再撐兩代。Astera 明說 NVLink、PCIe、UALink 這一代與下一代仍可走銅，DAC、ACC、AEC 繼續負責近距跨櫃連線。對台灣的線纜組裝與背板連接器廠，這是需求延續的訊號，不是退場倒數。
NPO 的製造留在模組廠，這是台系光模組與組裝廠的窗口。Astera 強調 NPO 沿用前面板可插拔的製造與測試生態系；相對的，CPO 要求 OSAT 與先進封裝廠接手光學封裝，門檻與現有模組廠的能力不同。
「插座共用銅與光」對連接器廠是雙重機會。同一個近封裝位置要能接銅纜也能接光引擎，能同時提供兩種版本的連接器廠，在客戶切換時不會被替換。
Astera 的晶片由台積電代工：Astera FY2025 年報（10-K）揭露其所有 IC 皆由台積電製造；但這場演講沒有提到任何台灣合作夥伴，其餘供應關係不在本文推論範圍。
8. 總結
這場演講的價值不在技術細節，而在一家電側公司把邊界寫成了數字：72 顆以內櫃內銅、72 到 576 顆櫃內銅加櫃間 NPO、超過 576 顆才全光，講者口頭給的時程是 2 到 4 年。它選 NPO 的三個理由（電氣可拆、插座共用銅與光、製造留在既有生態系），同時保住了客戶的彈性與 Astera 自己的位置。
STT 的看法是，Astera 押的是「邊界移動得慢」。如果 2027 到 2028 年第一批跨櫃 scale-up 真的以銅背板加 NPO 出貨，Astera 的 retimer、AEC 與交換器會在混合 pod 裡全部找到位置；如果交換器端直接跳到 CPO、或 400G/lane 世代櫃內銅提早失守，它自己投影片上那句「不需要額外訊號調節」就會變成最大的風險。接下來最值得觀察的，是 aiXscale 的耦合技術何時變成 Astera 的光學產品。
銅打下地基，光蓋起天花板；Astera 要賣的，是兩者之間那一層插座。
本文僅供技術與產業趨勢分析，不構成任何投資建議。
留言