2026 OCP APAC Summit | GlobalFoundries | Thomas Barber | 把光引擎變成一顆晶片：CPO 的勝負手已經不在光學

6天前
讀畢需時 9 分鐘

GlobalFoundries 在 OCP 2026 APAC 的這場演講，全程沒有花時間證明「光比銅好」——那個辯論已經結束。它花了 20 分鐘講一件事：怎麼把光引擎變成一顆能量產、能全測、能保固十年的半導體零件。
三個數字定義了門檻：可插拔光模組今天約 25 pJ/bit，銅是 4–5 pJ/bit；1.6T 可插拔要價數百到上千美元；而重啟一次訓練任務的代價是數十萬到上百萬美元。
GF 的答案叫 SCALE（Silicon Photonics Co-packaged Advanced Light Engine）：PIC + EIC + 光纖接頭三顆東西，組好測好，以 known good optical engine 出貨。有效成本目標是可插拔的 20–30%。
這場演講最誠實的一段是它的 call to action：CPO 的光學規格有了，互通測試與機械 MSA 還沒有。 這是目前最大的不確定性，也是 GF 自己承認的。
對台灣供應鏈的意義：紅利集中在先進封裝、雙面光電測試、可拆式光纖接頭（FAU）三段，而純組裝型光模組的 BOM 有一半是被結構性消滅的。

1. 為何現在：scale-up 要從一個機櫃長到十二個機櫃

Thomas Barber 開場先把 AI 資料中心的網路切成三層：scale-up（數十到數百顆 GPU 緊耦合，對外表現得像一顆 GPU）、scale-out（把這些叢集堆成一萬、十萬甚至百萬顆的超級電腦）、scale-across（跨機房、跨園區的長距連結）。

後兩層因為距離的關係早就是光的地盤。真正還沒被光吃下的，只剩最底層的 scale-up。

而 scale-up 的規格正在往兩個方向同時拉：單通道從今天的 200 Gbps 走向 400 Gbps；覆蓋範圍從「一個機櫃」擴到「六個機櫃 500 顆 GPU」，甚至「十二個機櫃 1,000 顆 GPU」。

銅在這裡直接投降。200 Gbps 的直連銅纜（DAC）只能跑約 2 公尺——這就是為什麼今天所有 scale-up 交換機都插在機櫃正中間，讓線只需要跑半個機櫃的距離。換成主動電纜（AEC）可以拉到 7–10 公尺，也不過就兩、三個機櫃。要做 1,000 顆 GPU 的 scale-up，銅已經沒有牌可以出。

光有三個結構性優勢：單纖 400 Gbps 起跳、可往 Tbps 疊；頻寬幾乎沒有上限；距離不吃功耗——銅每多一公尺就要多灌一份功率，光走多遠都一樣。

AI 網路本質上是熱受限的。每一皮焦耳花在通訊上，就是一皮焦耳不能拿去算。

這句話是整場演講的地基。它同時也解釋了為什麼 CPO 的競爭焦點是 pJ/bit 而不是頻寬——頻寬光早就贏了。銅與光的路線之爭我們在 Scale Up Sophistry：銅與光是偽命題有過完整拆解。

2. 光還沒進 scale-up，卡在三道門檻

Barber 把光遲遲進不了 scale-up 的原因收斂成三件事，而且每一件都給了數字：

功耗。 今天可插拔光模組約 25 pJ/bit，銅纜約 4–5 pJ/bit。差了五倍。在一個熱受限的機櫃裡，這個差距是致命的。

成本。 1.6T 的可插拔光模組要價數百到上千美元。當每顆 XPU 需要的頻寬還在往上翻，這個單價撐不住。

可靠度。 可插拔光模組被視為今天資料中心網路的首要可靠度風險——但因為它太好換，這個問題一直沒有被真正解決。壞了拔掉換一支，日子照過。

第三點才是這場演講真正的殺傷力所在。「壞了就換一支」的容忍度，在 AI 訓練上不成立。 重啟一次訓練任務的代價是數十萬到上百萬美元，沒有人願意為了一支光模組付這筆錢。

可插拔為什麼會撞到這道牆，我們在可插拔光模組撞牆了嗎？看懂 CPO 之前，先看懂這道牆拆過完整脈絡。

3. 兩刀砍 DSP：慢而寬，再把 SerDes 搬到 XPU 上

GF 解功耗的方式，是同時從光側和電側各砍一刀，而兩刀砍的都是同一個東西——數位訊號處理（DSP）。

光側：從 200G PAM4 退回 50G NRZ，用四條通道換一條。 誤碼率從 10 的負 6 次方掉到 10 的負 12 次方，同時所需接收光功率再降 5 dB。誤碼率一鬆，DSP 幾乎可以整顆拿掉，只留很輕量的前向糾錯（FEC）。代價是通道數變四倍、雷射功率要加 6 dB——但接收端省下的 5 dB 幾乎把它抵銷掉。淨結果是：雷射功率沒變，省下來的全是數位運算的電。

這條「慢而寬」的路線，和市場上另外幾條 scale-up 光互連路線的取捨，我們在銅纜撐不住 AI 之後：scale-up 光互連的七條路有完整對照。

電側：把光電轉換點從板邊搬到 XPU 上。 從伺服器中心走到板邊，電氣損耗約 40 dB；轉換點搬到 XPU 上之後只剩 6–10 dB——一次拿走 30–35 dB。SerDes 功耗因此下降約 7 倍，可插拔裡那顆 retimer DSP 整顆消失，省下數十瓦功耗與數百美元成本。

兩刀合起來看，CPO 省的其實不是「光的電」，而是為了在爛通道上硬跑高速訊號所必須燒掉的那些矽。

4. BOM 只剩五個零件：CPO 的成本不是「省一點」

Barber 拿一顆最近的 1.6T 可插拔光模組做拆解對照，把消失的零件一項一項點名：

外面那一整圈保護結構——因為模組不在受控環境裡，所以需要；CPO 不需要
PCB、離散電源管理、離散 MCU、離散記憶體——全部併進 SoC
retimer DSP——前一節已經砍掉
獨立散熱結構——CPO 跟著 GPU 一起被冷卻
複雜光學組件——收斂成一個可重複插拔的光纖接頭

剩下的只有五樣：光偵測器（PD）、跨阻放大器（TIA）、雷射、雷射驅動、光纖耦合器。

GF 給的兩個成本數字很直接：光是零件消失這件事，就直接砍掉可插拔一半的成本；再加上雷射由更多通道共用、單通道分攤下降，CPO 的有效成本可以做到可插拔的 20–30%。

這裡要提醒一句：20–30% 是 CPO 進入量產、且良率與互通問題都解決之後的目標值，不是今天的報價。把它當成方向而不是現價。

5. 可靠度：把光引擎搬進晶圓廠，用 KGD 的規矩交貨

這是整場演講最有結構性意義的一段。GF 解可靠度的方法不是「把光學做得更好」，而是把光引擎重新定義成一顆半導體零件：

雷射先移到盒外。 雷射對溫度敏感，是系統裡風險最高的元件——那就先不解，把它放在外面（外置雷射，ELS），維持跟今天可插拔一樣的可服務性，壞了拔掉換新的。
零件數從數百到上千，壓到三顆。 PIC、EIC、光纖附接單元（FAU）。
在半導體無塵室組裝與測試。 高等級無塵室幾乎把顆粒從方程式裡拿掉，光路進灰塵的機率趨近於零。
走完整的半導體品質與可靠度 test flow。 目標是在嚴苛條件下穩定運作數十年。
可拆式光纖接頭。 光引擎做完只是開始——還要整合進 XPU、上 PCB、進伺服器。如果光纖尾巴從頭掛到尾，整個組裝流程的風險與成本都會失控。所以光纖必須能在最後一步才接上，像今天的線束一樣。

結果數字：Meta 已公開的長期研究顯示 5,000 萬小時運轉無效能衰退、link flap 幾乎測不到；NVIDIA 在同一天的場次則提出，導入 CPO 後事故間隔可望有一個數量級的改善。

雷射與光纖耦合這兩個環節為什麼是 CPO 最脆弱的地方，可參考 CPO 最脆弱的一環，是那顆雷射與光纖對晶片：CPO 裡最不性感、卻卡住所有人的那一步。

6. SCALE：GF 賣的不是光學，是 known good die

GF 的產品叫 SCALE（Silicon Photonics Co-packaged Advanced Light Engine）：一顆 EIC、一顆 PIC、一個光纖接頭，組裝完成、測試完成，以 known good optical engine 交給客戶。

規格重點：支援光運算互連標準（Optical Compute Interconnect，OCI）Gen 1 的雙向 50G NRZ 與單向四波長；GF 宣稱平台的 baud rate 與波長數都還有餘裕，可以支撐 OCI 三到四個世代。Q&A 補了兩個關鍵資訊：SCALE 不是單體整合，PIC 與 EIC 是分開兩顆 die，而且 EIC 可以不是 GF 做的，可以來自別的 foundry 夥伴；另外 SCALE 也支援 200G PAM4，不是只綁 NRZ。

而「known good」三個字是要付代價的：

沒有人願意因為光引擎不良，而丟掉一顆五萬美元的 GPU。

所以每一顆都得 100% 光電全測。難點是這件事天生是雙面的——電訊號從下面進、光訊號從上面進。GF 為此跟 Advantest 合作開發 handler，才把它推到量產可行。這是一個很容易被忽略、但護城河極深的環節。

GF 這條矽光子產線今年的財務表現，我們在法說精華：GlobalFoundries（GFS）｜FY2026 Q2 拆過——光通訊單季 +62%、SiPho 全年目標翻倍，跟這場演講講的是同一件事的兩面。

7. 三項真正卡住量產的技術

通道密度。 今天一顆可插拔是 8 條光通道。走「慢而寬」乘以 4 變成 32；而 CPO 光引擎不會是 1.6T 等級，會是 12.8T，再乘以 8——每顆光引擎 256 條光通道。用可插拔那套馬赫-曾德爾調變器（MZM）在面積上完全塞不下，只能改用微環調變器（MRM），面積差距約 1,000 倍。接收端同理，傳統 CWDM 解多工器太大，改用耦合環形共振器，尺寸和 MRM 相當，才有辦法從今天的 4 波長往 8、16、32 疊上去。

先進封裝。 EIC 疊在 PIC 上，PIC 再整合進 XPU 封裝（基板層或中介層）。die-to-die 互連 pitch 要做到 45 µm；TSV 要能扛 200G 到 400G PAM4 訊號、也就是 60–120 GHz 頻寬。這兩項都不是光學問題，是封裝問題。

可拆式光纖接頭。 三個條件必須同時成立：

高纖數——scale-up 要盡量做成點對點，NVL72 一個機櫃裡每顆 GPU 就 fan out 到 18 台交換機，等於 18 條光纖出去，而這個數字只會往上。
低插入損耗——每多損失 1 dB，就得靠雷射多出 1 dB 功率補回來；而雷射效率很差，整機功耗會被放大 5 到 10 倍。
寬頻——整個 O-band 都要能用，波長規劃從 4 往 8、16、32 走時才有彈性。

8. 反面論點：光學規格有了，互通與機械標準還沒有

Barber 的 call to action 是這場演講最誠實的一段，也是 CPO 目前最大的不確定性來源。他自己列了三個缺口：

光學側：OCI 與 IEEE 把規格定得不錯，但合規測試與互通測試還不成熟。
電氣側：OIF 與 UCIe 有標準，但業界仍大量使用私有規格，標準沒有真正被採用。
機械側：完全沒有共識。同一個盒子、同一個 Z 高度、同一個光纖接頭、同一個電氣接口——這些都還沒有人收斂。

有個很值得玩味的對照：他指出光模組的 MSA（例如 OSFP）本質上其實是機械標準，光電規格是借 OIF 與 IEEE 的。CPO 現在缺的，正好就是那層機械 MSA。

這件事的商業後果很直接：沒有互通，CPO 就會變成每家 XPU 綁死一家光引擎供應商的封閉生意。 規模經濟出不來，「成本降到可插拔 20–30%」的推估自然要打折。這是看多 CPO 的人最該盯的反面訊號——不是技術做不出來，而是標準收斂得太慢，讓成本曲線下不去。

9. 對台灣供應鏈的意義

把這場演講的技術清單翻譯成供應鏈語言，紅利分佈其實非常不平均：

最大受益：先進封裝與測試。 EIC/PIC 堆疊、45 µm micro-bump、120 GHz TSV、雙面光電測試 handler——這幾件事的護城河都在晶圓廠、OSAT 與測試設備商手上，不在傳統光模組廠。GF 找 Advantest 做 handler 這個細節，值得台灣測試業認真讀一遍。

第二受益：FAU 與可拆式光纖接頭。 高纖數、低插損、全 O-band 三個條件要同時成立，門檻比想像中高，而且是台廠（上詮、大立光、合聖這一掛）真正能吃到的環節。「最後一步才接光纖」這個組裝順序一旦成為業界共識，接頭的可重複插拔規格會直接變成設計約束。

中性偏正向：雷射。 外置雷射被明確保留為可服務件，短期不會消失；雖然被更多通道共用會壓低單通道分攤成本，但波長數從 4 往 8、16、32 走，總需求量不見得縮。

最需要警戒：純組裝型光模組廠。 上一節那份 BOM 清單裡消失的零件——PCB、電源管理、MCU、記憶體、retimer DSP、獨立散熱——正好覆蓋了可插拔光模組附加價值最高的那一半。CPO 一旦起量，這一半是被結構性消滅的，不是被降價擠壓的。