14 場演講，沒有一場在辯論 CPO 該不該做——這才是這場論壇最重要的訊號。台積電把 3.2 Tb/s 印上 2026、Advantest 把測試驗證卡在 2027，而 ficonTEC 說未來 18 個月要出貨過去 25 年一半的設備。當產業從辯論階段畢業，贏家就從會講故事的人換成把良率做出來的人。

CPO 的競賽已經不在光學，而在封裝能不能量產到那一級。這篇 Nature Electronics review 把 2D、2.5D、3D TSV、hybrid bonding 與單片整合的 pJ/bit 全部標在同一張圖上，落差是整整兩個數量級。本文逐圖導讀論文全部 24 張圖與 2 張表，並標出台灣供應鏈真正的卡位點。

ASE 在 OCP 給出 CPO 的三段跳能效帳，也丟出全場最誠實的一句話：幾乎沒有人在談光引擎的良率測試。CPO 的技術辯論階段已經結束，現在是良率辯論階段——下一個值得追的訊號，不是誰宣布幾 Tbps，而是誰第一個公開 KGOE 測試良率。

CPO 的技術辯論已經結束，接下來比的是良率、測試與交貨。GlobalFoundries 用 SCALE 把光引擎變成一顆能全測、能保固十年的半導體零件，目標成本壓到可插拔的 20–30%。真正的變數不是光學，是互通標準還沒收斂。

400G/lane 的光學問題基本上解決了，剩下的全是電氣、封裝與連接器。Coherent 這場把瓶頸位置講得很清楚：wire bond 在 110 GHz 以上崩掉、OSFP 連接器 90 GHz 有凹陷、PAM6 上光撞 SNR 牆。IM/DD 還能撐到 800G，缺的不是光子，是電子。

AI 系統能不能落地，早就不是單靠製程決定，而是看能不能把運算、光、電整合並量產。ASE CP Hung 用「先進封裝三部曲」把這個轉折講白了——當戰場從微縮移到整合，台灣供應鏈手上的牌反而更好。

台積電這場 3DIC 演講真正的訊息只有一句：元件級驗證已死。當客戶晶片比測試載具還早進 fab，封裝就成了 AI 算力的守門人。台積電要把整條供應鏈拉進 STCO，而「signaling 交給光」等於替 CPO 與矽光子蓋章。台灣供應鏈的價值，正往能坐到 fab 旁邊的人移動。

CPO 把價值從模組組裝推向先進封裝，最大受益者不是老牌光模組廠，而是握有矽光子製造與先進封裝能力的晶圓廠與 OSAT。台灣聚落正圍著它們重組，而標準化是勝負手。但可插拔仍在成長，方向盤仍握在平台巨頭手上。

聯電 Q2 EPS NT$3.39 創新高，但淨利暴增三倍主要來自業外，本業靠稼動率回溫回血。真正的看點是矽光子量產出貨、Intel 12nm、先進封裝三條 2028 才放量的新曲線。Q3 利用率上看 90%、毛利率拉到 mid-30%，聯電的身分正在轉換。

FormFactor 單季營收破 $10 億年化、毛利率首度站上 50%，HBM4、CPO、GPU 三條線同步點火。但真正的槓桿——Rubin 放量、ASIC 的 MEMS 轉換、Farmers Branch 毛利率增益——都落在 2027–2028。這一季買的是斜率的可信度，不是當下的漂亮數字。

Amkor 這季寫下營收紀錄，真正引擎是 AI 運算與先進封裝，不是傳統手機。CPO 首次入列、TSMC 與 NVIDIA 兩張長約，把它綁進 AI 供應鏈核心。EPS 年增逾兩倍，但亞利桑那折舊是 2028 的下一道逆風。

CPO 卡關的核心不是元件做不出來，而是封裝換了一整套工法。當光引擎搬進 ASIC 載板，光子封裝被迫「半導體化」。誰能把三條路線標準化、交給晶圓廠與 OSAT 複製，誰就握住 CPO 的時間表。

AI 的效能瓶頸早已不在算力，而在跨晶片、跨封裝的資料搬移。台積電在 VLSI 2026 用 3DFabric 平台給出答案：讓封裝本身成為擴展 AI 的載體。本文逐一拆解論文 19 張圖，從算力 48 倍、頻寬 34 倍到供電與散熱協同、EDA agent 化，看懂先進封裝為何是這場競賽的主戰場。

CPO 簡報花 90% 講晶片，但運維只問一句：光纖能不能換？這就是 CPO 量產隱形的關卡。FAU 這個被動小件正上演四種耦合物理的路線之爭，十五家公司分頭卡位。誰現在賺、誰賭 2027、康寧 GlassBridge 會不會掀桌？

W2W Cu-Cu 混合鍵合第一次推到 450 nm 還守住高良率（2000 萬連結 98%/100%）。Applied Materials 揪出鍵合界面的 BTA 殘碳這個良率殺手，把界面化學、阻障、退火全部工程化。3D DRAM/HBM 的鋪路工程。

GlassBridge 不是連接器，是康寧玻璃材料霸權的第二次出手。它瞄準 CPO 成本佔 60% 到 70% 的光纖耦合與 FAU 環節，破壞力真實存在，但卡在商業關、不是技術關。為什麼這會先燒估值、再燒基本面？

玻璃要當先進封裝 interposer，第一關是把又深又直的 TGV 填滿好銅。東北大用無電鏀鏍種子＋化學電鏀＋HIP 退火，1 mm 厚玻璃直孔無空洞填滿、長出 >45 µm 超大晶粒。玻璃 TGV 的底層工程突破。

600mm 面板做 FOPLP 利用率高但組裝易翻曲。ASE 用「RDL 在 600mm 面板做、組裝在 300mm 面板做」的混合流程，拿到 7.1x productivity 又低風險，做出 3 層 RDL 5/8µm、±5µm 精度，過 3x/6x 回流。AI 封裝的務實面板路線。

CPO 量產卡在微透鏡 pick-and-place 與主動對位。AIST 把透鏡-反射鏡做成 opto-chiplet 在封膜時埋入、配 Optical RDL 導光，對位容忍度放大到 ±12 µm。把對位從組裝搬到封裝的一條路。

CoW 混合鍵合的良率先卡在初始鍵合波前角度。ASE 把角度調到 D 讓波從中心往邊緣有序推進，8×12×0.05mm 良率從 2.8% 暴衝到 99%，並在 102.4µm 翹曲超薄晶片、6µm 間距、organic 介面上一律 95–99%，大幅放寬 process window。